記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程
- 經濟部產業技術司可移轉技術資料集 @ 經濟部

技術名稱-中文記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程的執行單位是工研院電光所, 產出年度是100, 計畫名稱是3D積體電路關鍵技術及應用發展計畫, 技術規格是TSV直徑為5um；TSV pitch為20um；背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；高階製程之設計與佈局查核方法；記憶體與邏輯晶片自我測試與堆疊後測試方法。, 潛力預估是可進行高效能電子產品開發.

序號	5153
產出年度	100
技術名稱-中文	記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程
執行單位	工研院電光所
產出單位	(空)
計畫名稱	3D積體電路關鍵技術及應用發展計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	1. 提供適用於3DIC backside VIA-last TSV技術的設計流程。 2. 3DIC晶片之間等電壓之時脈同步方法。 3. 3DICEDA設計參考流程(先進製程)。 4. 適於3DIC記憶體與邏輯晶片之測試技術。"
技術現況敘述-英文	(空)
技術規格	TSV直徑為5um；TSV pitch為20um；背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；高階製程之設計與佈局查核方法；記憶體與邏輯晶片自我測試與堆疊後測試方法。
技術成熟度	實驗室階段
可應用範圍	本技術可作為3DIC 設計技術開發之參考
潛力預估	可進行高效能電子產品開發
聯絡人員	游淑惠
電話	03-5917135
傳真	03-5820462
電子信箱	ivyyu@itri.org.tw
參考網址	http://none
所須軟硬體設備	無
需具備之專業人才	電子/電機相關領域
同步更新日期	2024-09-03

序號

5153

產出年度

100

技術名稱-中文

記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程

執行單位

工研院電光所

產出單位

(空)

計畫名稱

3D積體電路關鍵技術及應用發展計畫

領域

(空)

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

1. 提供適用於3DIC backside VIA-last TSV技術的設計流程。 2. 3DIC晶片之間等電壓之時脈同步方法。 3. 3DICEDA設計參考流程(先進製程)。 4. 適於3DIC記憶體與邏輯晶片之測試技術。"

技術現況敘述-英文

(空)

技術規格

TSV直徑為5um；TSV pitch為20um；背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；高階製程之設計與佈局查核方法；記憶體與邏輯晶片自我測試與堆疊後測試方法。

技術成熟度

實驗室階段

可應用範圍

本技術可作為3DIC 設計技術開發之參考

潛力預估

可進行高效能電子產品開發

聯絡人員

游淑惠

電話

03-5917135

傳真

03-5820462

電子信箱

ivyyu@itri.org.tw

參考網址

http://none

所須軟硬體設備

無

需具備之專業人才

電子/電機相關領域

同步更新日期

2024-09-03

根據名稱記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程找到的相關資料

(以下顯示 2 筆) (或要:直接搜尋所有 記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程 ...)

根據電話 03-5917135 找到的相關資料

(以下顯示 8 筆) (或要:直接搜尋所有 03-5917135 ...)

半導體元件堆疊結構	核准國家: 中國大陸 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 專利性質: 發明 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 蒯定明 ,周永發 ,龍巧玲 ,錢睿宏 \| 證書號碼: ZL201210111141.1 @ 經濟部產業技術司–專利資料集
三維記憶體與其內建自我測試電路	核准國家: 美國 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 專利性質: 發明 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 駱致彥 ,蒯定明 ,李進福 ,游雲超 ,周哲緯 \| 證書號碼: 9,406,401 @ 經濟部產業技術司–專利資料集
錯誤容忍穿矽孔介面及其控制方法	核准國家: 中華民國 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 專利性質: 發明 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 駱致彥 ,蒯定明 ,楊其峻 ,吳冠德 ,游雲超 ,李進福 \| 證書號碼: I556247 @ 經濟部產業技術司–專利資料集
WiMAX ADC/DAC	執行單位: 工研院晶片中心 \| 產出年度: 96 \| 產出單位: \| 計畫名稱: 無線多媒體系統晶片關鍵技術發展四年計畫 \| 領域: \| 技術規格: ● ADC ‧Architecture : Pipeline ‧Resolution : 10-bit ‧Sampling Rate : 100MHz ‧ENOB : 9-bit ‧SNDR : 55... \| 潛力預估: 可提供國內IC設計業者符合WiMAX 802.16e規範之ADC及DAC。 @ 經濟部產業技術司可移轉技術資料集
UWB ADC/DAC	執行單位: 工研院資通所 \| 產出年度: 96 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: ● ADC_x000D_‧Architecture : Flash_x000D_‧Resolution : 6-bit_x000D_‧Sampling Rate : 1.2GHz_x000D_‧ENO... \| 潛力預估: 可提供國內IC設計業者符合UWB(MB-OFDM)規範之ADC及DAC，本技術主要特色在於Low power 及small size之電路設計know-how，相當具競爭力。 @ 經濟部產業技術司可移轉技術資料集
DVB-T Silicon Tuner	執行單位: 工研院晶片中心 \| 產出年度: 97 \| 產出單位: \| 計畫名稱: WiMAX個人行動數位機關鍵技術發展四年計畫 \| 領域: \| 技術規格: ‧Frequency Range：50~860 MHz ‧Input Resistance：70 Ohm‧Min Input Power：- 80 dBm ‧Max Input Power：0 dBm... \| 潛力預估: 可使得台灣系統廠商擺脫對於國外晶片廠的依賴。 @ 經濟部產業技術司可移轉技術資料集
3D堆疊感測晶片之設計平台與8吋晶圓3DIC設計流程	執行單位: 工研院電光所 \| 產出年度: 100 \| 產出單位: \| 計畫名稱: 3D積體電路關鍵技術及應用發展計畫 \| 領域: \| 技術規格: TSV直徑為30um；TSV pitch為60um；正面與背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；「面對面＆面對背」之3層晶片堆疊的佈局設計方法；類比電路的數位測試與校正技術。 \| 潛力預估: 可進行高效能電子產品開發 @ 經濟部產業技術司可移轉技術資料集
ESL設計與建模技術	執行單位: 工研院資通所 \| 產出年度: 100 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: *" C/C++/SystemC * Transaction-Level Modeling 2.0 * Functional Virtual Prototyping * System Architec... \| 潛力預估: 可提供國內IC設計業者在系統晶片設計開發初期, 即可進行系統架構探索與效能評估, 提升系統產品競爭力.** @ 經濟部產業技術司可移轉技術資料集

半導體元件堆疊結構

@ 經濟部產業技術司–專利資料集

三維記憶體與其內建自我測試電路

@ 經濟部產業技術司–專利資料集

錯誤容忍穿矽孔介面及其控制方法

@ 經濟部產業技術司–專利資料集

WiMAX ADC/DAC

@ 經濟部產業技術司可移轉技術資料集

UWB ADC/DAC

@ 經濟部產業技術司可移轉技術資料集

DVB-T Silicon Tuner

@ 經濟部產業技術司可移轉技術資料集

3D堆疊感測晶片之設計平台與8吋晶圓3DIC設計流程

@ 經濟部產業技術司可移轉技術資料集

ESL設計與建模技術

@ 經濟部產業技術司可移轉技術資料集

[ 搜尋所有 03-5917135 ... ]

在『經濟部產業技術司可移轉技術資料集』資料集內搜尋:

與記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程同分類的經濟部產業技術司可移轉技術資料集

即時運動控制模組應用技術	執行單位: 工研院機械所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 電腦整合自動化系統技術研究發展四年計畫 \| 領域: \| 技術規格: Windows CE 作業平台，具6軸脈波輸出，6軸硬體閉迴路控制，384點輸入/384點輸出，9軸32位元(Bits)位置計數器，8 CHANNEL串列式A/D 界面，8 CHANNEL串列式D/A... \| 潛力預估: 本技術可應用於九成以上之產業控制器，CNC控制器，半導體設備控制器等。
運動控制組件應用技術	執行單位: 工研院機械所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 電腦整合自動化系統技術研究發展四年計畫 \| 領域: \| 技術規格: 整合式定位及輸出入控制晶片(EPCIO)將工業控制中定位與輸出入控制所需之界面電路整合於單一控制模組內，可大幅提升工業控制器硬體控制模組的穩定度，降低成本。 \| 潛力預估: 本技術可應用於九成以上之產業控制器，CNC控制器，半導體設備控制器等。
線型馬達控制及配機應用技術	執行單位: 工研院機械所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 電腦整合自動化系統技術研究發展四年計畫 \| 領域: \| 技術規格: 線型馬達推力最高到3000~5000牛頓、解析度到0.5μm、有效行程最大370~650mm、可以控制於電流、速度和位置迴路、具有各項伺服馬達安全保護。 \| 潛力預估: 目前已開始搭配WEDM進給軸配機與系統整合
永磁同步線型馬達分析設計技術	執行單位: 工研院機械所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 電腦整合自動化系統技術研究發展四年計畫 \| 領域: \| 技術規格: 3000~5000N中重型馬達，600N輕型背向有鐵心線型馬達。 \| 潛力預估: 目前已開始搭配WEDM進給軸配機與系統整合
創新研發社群與智庫技術	執行單位: 工研院機械所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 電腦整合自動化系統技術研究發展四年計畫 \| 領域: \| 技術規格: ‧以.Net應用XML及Web Services等跨平台整合方案 ‧ 本技術成果為網際網路協同作業平台 ‧ 採Module Based與Role Based積木式建構技術 ‧ 採Web Based及U... \| 潛力預估: 適合用在技術社群建構、知識管理網站、企業入口網站建立…等市場領域。
32 bit Configurable RISC Core	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 1.Advanced RISC Core Architecture; 2. 32 bit Architecture with 32 bit Data Path, 32 bit Instruction ... \| 潛力預估: 32位元 RISC處理機, 應用於High Performance Embedded System / SoC，但由於主流之ARM / MIPS授權費昂貴，非一般設計公司所能負擔。嵌入式系統樣式繁多，...
CCL-CF232 Chi	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 1. Fully software compatible with industry standard 16C550 type UARTs; 2. 16-bytes deep transmitter ... \| 潛力預估: 國內無相同產品,國外有OxFord / TI ,價錢較高(約5美元)
CCL Configurable Processor Toolchain/Debugger	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 相容於GCC 3.4.3版規格、GNU Binary Utility 2.15版規格、GDB 5.3版規格 \| 潛力預估: 雖然ARM處理器在嵌入式系統的普及，但是其高額的權利金與使用費對於規模較小的廠商仍是一大負擔。針對由八位元或十六位元處理器想要做升級的嵌入式系統廠商來說，工研院電通所的組合式處理機與完整的軟體開發環境...
CCL Image Processor (CXiMP) Toolchain/Debugger/Image Capture Applicatio	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 相容於GCC 3.4.3版規格、GNU Binary Utility 2.15版規格、GDB 5.3版規格 \| 潛力預估: 對於嵌入式影像擷取與監視系統廣大的市場，令人眼花撩亂的應用紛紛出籠。無論在家庭應用或是安全監護、玩具與嵌入式系統的應用、甚至是手機相機以及數位相機的影像擷取模組，都需要一個處理影像的核心技術。工研院電...
CCL Java Card System	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 符合Java Card 2.1.1版規範，加解密技術如RSA、AES、DES、ECC的軟硬體均可整合於SOC之內。 \| 潛力預估: 近幾年來，資訊安全越來越受重視，安全與否更需經過第三者的認證，因此CCL將朝向認證方向努力，目前正實作可信賴平台技術並認證中，只要打通認證關卡，未來在技術上將更具國際競爭力。
Global Platform SCP 01/02	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 符合GlobalPlatform Card Specification2.1版規範 \| 潛力預估: 近幾年來，IC卡需求量大增，不論是手機SIM卡或金融IC卡，產業已由原本之private platform轉向open platform趨勢（如台灣健保IC卡即是以Java Card為基礎）,而Jav...
Cryptography Technique	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 依照FIPS規格制定。 \| 潛力預估: 近幾年來，資訊安全越來越受重視，安全與否更需經過第三者的認證，因此CCL將朝向認證方向努力，目前正實作可信賴平台技術並認證中，只要打通認證關卡，未來在技術上將更具國際競爭力。
高速佈建自主隨意網路系統	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 符合Wifi 802.11a、802.11b、802.11g之規範 \| 潛力預估: 近幾年來，無線網路部建越發成熟，台灣在無線網路相關晶片、模組、設備皆有相當的成長，如過可以妥善結合這些優勢，開發出高速部見之新型態網路產品，可以加速國內廠商的進展。
Wi-Fi positioning technology	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 1. Java 2 1.4; 2. Floor map image of the area (JPG format); 3. Wireless network: Standard 802.11b W... \| 潛力預估: LBS 市場規模2002年以來急速擴張，預計2008將達170億美元的規模，國內Wi-Fi普及度也迅速上升，預計將十分助於本技術之推廣。
Web Services Security Gateway	執行單位: 工研院電通所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 智慧型資訊系統技術發展五年計畫 \| 領域: \| 技術規格: 1.符合Web Services Standards〈SOAP 1.1、WSDL 1.1、W3C XML Schema、XPath、WS-Addressing〉及Security 2.Standar... \| 潛力預估: 伴隨著Web Services與交易運用的蓬勃發展，不論在政府或商業化的運用方面，皆牽涉到資料傳輸過程中的安全性問題，若無法解決安全性的問題，將使得Web Services技術因為無法獲得信任而只能停...