英文名稱memory chip的中文名稱是記憶體晶片, 中國大陸譯名是内存芯片.
| 序號 | 741 |
| 英文名稱 | memory chip |
| 中文名稱 | 記憶體晶片 |
| 中國大陸譯名 | 内存芯片 |
| 來源網站 | https://terms.naer.edu.tw/ |
序號741 |
英文名稱memory chip |
中文名稱記憶體晶片 |
中國大陸譯名内存芯片 |
來源網站https://terms.naer.edu.tw/ |
高介電值閘極介電物技術 | 執行單位: 工研院院本部 | 產出年度: 93 | 產出單位: | 計畫名稱: 工研院創新前瞻技術研究計畫 | 領域: | 技術規格: 高介電常數:k>20，等效厚度小於1.4奈米，漏電流小於氧化矽3個數量級 | 潛力預估: 本技術是與應變電子具潛力的CMOS前瞻技術 @ 經濟部產業技術司可移轉技術資料集 |
記憶體之內建式電流壓力測試架構與方法 | 核准國家: 中華民國 | 執行單位: 工研院資通所 | 產出年度: 95 | 專利性質: 發明 | 計畫名稱: 資訊與通訊領域環境建構計畫 | 專利發明人: 張永嘉、羅崑崙、何榮基、吳誠文、蘇錦榮 | 證書號碼: I267086 @ 經濟部產業技術司–專利資料集 |
內建式記憶體電流測試電路 | 核准國家: 美國 | 執行單位: 工研院資通所 | 產出年度: 97 | 專利性質: 發明 | 計畫名稱: 資訊與通訊領域環境建構計畫 | 專利發明人: 張永嘉 羅崑崙 何榮基 吳誠文 蘇錦榮 | 證書號碼: 7,319,625 @ 經濟部產業技術司–專利資料集 |
增益型晶圓級晶方尺度構裝技術 | 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: Die size:10*10mm；Pitch: 0.8mm, 1.0mm；Solder ball:eutectic @lead free solder_x000D_；Wafer size: 6" or... | 潛力預估: 電子所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，。其結構設計，第一層之應力緩衝層可同時作為底保護層及第一層應力緩衝，第二層之應... @ 經濟部產業技術司可移轉技術資料集 |
乙太網路接取交換機之交換核心晶片 | 執行單位: 工研院電通所 | 產出年度: 94 | 產出單位: | 計畫名稱: 寬頻有線通訊系統技術發展四年計畫 | 領域: | 技術規格: 163.125Gbps Fabric Ports._x000D_40Gbps Fabric throughput(80Gbps full duplex throughput).Support self... | 潛力預估: Self-Routing._x000D_Single Chip, Low cost.Scalable to 320Gbps._x000D_ @ 經濟部產業技術司可移轉技術資料集 |
增益型晶圓級晶方尺度構裝技術 | 執行單位: 工研院電光所 | 產出年度: 99 | 產出單位: | 計畫名稱: 電子與光電領域環境建構計畫 | 領域: | 技術規格: 1.Die size:10*10mm 2.Pitch: 0.8mm, 1.0mm 3.Solder ball:eutectic @lead free solder 4.Wafer size: 6" o... | 潛力預估: 電光所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，ROC patent: 419764，US patent: 6277669)。... @ 經濟部產業技術司可移轉技術資料集 |
MRAM / Spin-RAM | 執行單位: 工研院電光所 | 產出年度: 97 | 產出單位: | 計畫名稱: 奈米電子關鍵及應用技術四年計畫 | 領域: | 技術規格: ‧Spin-RAM， MR Ratio>=40%；RA<= 20 Ω-μm2；MTJ Size (Short side) <=0.1μm； Jco<=3E6A/cm2 ‧解決軟錯誤率之Asynchro... | 潛力預估: 工研院電光所與台積電在磁性記憶體的研發一直有著密切的合作關係，憑藉多年來的研發經驗與優質的研發成果，已協助台積電完成製程設備之評估，並在設備引進前協助元件製程開發以縮短台積電建立製程baseline的... @ 經濟部產業技術司可移轉技術資料集 |
Adhesive Bonding微凸塊組裝技術 | 執行單位: 工研院電光所 | 產出年度: 104 | 產出單位: | 計畫名稱: 高階手持裝置三維整合應用技術計畫 | 領域: 智慧科技 | 技術規格: 1.4-layer Stack 2. 晶片厚度:<100um 3. 細間隙填膠:間隙<20um 4. TSV直徑:15um 5. Bump pitch:30um | 潛力預估: 2012年隨著4G通訊技術的應用，手機裡TSV技術應用於邏輯和記憶體的整合將會起飛，至2015年邏輯和記憶體整合(Logic+Memory)的應用佔3D IC總產值近50%，為3D IC最主要應用市場... @ 經濟部產業技術司可移轉技術資料集 |
高介電值閘極介電物技術執行單位: 工研院院本部 | 產出年度: 93 | 產出單位: | 計畫名稱: 工研院創新前瞻技術研究計畫 | 領域: | 技術規格: 高介電常數:k>20，等效厚度小於1.4奈米，漏電流小於氧化矽3個數量級 | 潛力預估: 本技術是與應變電子具潛力的CMOS前瞻技術 @ 經濟部產業技術司可移轉技術資料集 |
記憶體之內建式電流壓力測試架構與方法核准國家: 中華民國 | 執行單位: 工研院資通所 | 產出年度: 95 | 專利性質: 發明 | 計畫名稱: 資訊與通訊領域環境建構計畫 | 專利發明人: 張永嘉、羅崑崙、何榮基、吳誠文、蘇錦榮 | 證書號碼: I267086 @ 經濟部產業技術司–專利資料集 |
內建式記憶體電流測試電路核准國家: 美國 | 執行單位: 工研院資通所 | 產出年度: 97 | 專利性質: 發明 | 計畫名稱: 資訊與通訊領域環境建構計畫 | 專利發明人: 張永嘉 羅崑崙 何榮基 吳誠文 蘇錦榮 | 證書號碼: 7,319,625 @ 經濟部產業技術司–專利資料集 |
增益型晶圓級晶方尺度構裝技術執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: Die size:10*10mm；Pitch: 0.8mm, 1.0mm；Solder ball:eutectic @lead free solder_x000D_；Wafer size: 6" or... | 潛力預估: 電子所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，。其結構設計，第一層之應力緩衝層可同時作為底保護層及第一層應力緩衝，第二層之應... @ 經濟部產業技術司可移轉技術資料集 |
乙太網路接取交換機之交換核心晶片執行單位: 工研院電通所 | 產出年度: 94 | 產出單位: | 計畫名稱: 寬頻有線通訊系統技術發展四年計畫 | 領域: | 技術規格: 163.125Gbps Fabric Ports._x000D_40Gbps Fabric throughput(80Gbps full duplex throughput).Support self... | 潛力預估: Self-Routing._x000D_Single Chip, Low cost.Scalable to 320Gbps._x000D_ @ 經濟部產業技術司可移轉技術資料集 |
增益型晶圓級晶方尺度構裝技術執行單位: 工研院電光所 | 產出年度: 99 | 產出單位: | 計畫名稱: 電子與光電領域環境建構計畫 | 領域: | 技術規格: 1.Die size:10*10mm 2.Pitch: 0.8mm, 1.0mm 3.Solder ball:eutectic @lead free solder 4.Wafer size: 6" o... | 潛力預估: 電光所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，ROC patent: 419764，US patent: 6277669)。... @ 經濟部產業技術司可移轉技術資料集 |
MRAM / Spin-RAM執行單位: 工研院電光所 | 產出年度: 97 | 產出單位: | 計畫名稱: 奈米電子關鍵及應用技術四年計畫 | 領域: | 技術規格: ‧Spin-RAM， MR Ratio>=40%；RA<= 20 Ω-μm2；MTJ Size (Short side) <=0.1μm； Jco<=3E6A/cm2 ‧解決軟錯誤率之Asynchro... | 潛力預估: 工研院電光所與台積電在磁性記憶體的研發一直有著密切的合作關係，憑藉多年來的研發經驗與優質的研發成果，已協助台積電完成製程設備之評估，並在設備引進前協助元件製程開發以縮短台積電建立製程baseline的... @ 經濟部產業技術司可移轉技術資料集 |
Adhesive Bonding微凸塊組裝技術執行單位: 工研院電光所 | 產出年度: 104 | 產出單位: | 計畫名稱: 高階手持裝置三維整合應用技術計畫 | 領域: 智慧科技 | 技術規格: 1.4-layer Stack 2. 晶片厚度:<100um 3. 細間隙填膠:間隙<20um 4. TSV直徑:15um 5. Bump pitch:30um | 潛力預估: 2012年隨著4G通訊技術的應用，手機裡TSV技術應用於邏輯和記憶體的整合將會起飛，至2015年邏輯和記憶體整合(Logic+Memory)的應用佔3D IC總產值近50%，為3D IC最主要應用市場... @ 經濟部產業技術司可移轉技術資料集 |
[ 搜尋所有 memory chip ... ]
modem | 中文名稱: 數據機 | 中國大陸譯名: 调制解调器 |
block | 中文名稱: 塊；段；資料段；成塊；區塊；阻擋 | 中國大陸譯名: 阻塞【动】 |
mobile computing | 中文名稱: 移動計算 | 中國大陸譯名: 移动计算 |
case sensitivity | 中文名稱: 大小寫敏感 | 中國大陸譯名: 大小写敏感 |
cryptology | 中文名稱: 密碼術；暗碼學；密碼學 | 中國大陸譯名: 密码术 |
net address | 中文名稱: 網路位址 | 中國大陸譯名: 网址 |
logic chip | 中文名稱: 邏輯晶片 | 中國大陸譯名: 逻辑芯片 |
scale factor | 中文名稱: 比例因數；標度因數 | 中國大陸譯名: 比例因子 |
Transmission Control Protocol/Internet Protocol; TCP/IP | 中文名稱: 傳輸控制協定/網際網路協定 | 中國大陸譯名: 传输控制与网际协议 |
write protection | 中文名稱: 寫保護 | 中國大陸譯名: 防写[器] |
lock | 中文名稱: 鎖定 | 中國大陸譯名: 加锁【动】 |
wait state | 中文名稱: 等待狀態 | 中國大陸譯名: 等待状态 |
monitor | 中文名稱: 監視器；監視程式；監督；(電腦)顯示器；；監控器；監聽；監視；監控 | 中國大陸譯名: 监视器 |
constraint | 中文名稱: 約束 | 中國大陸譯名: 约束 |
de facto standard | 中文名稱: 實際的標準 | 中國大陸譯名: 事实标准 |
modem中文名稱: 數據機 | 中國大陸譯名: 调制解调器 |
block中文名稱: 塊；段；資料段；成塊；區塊；阻擋 | 中國大陸譯名: 阻塞【动】 |
mobile computing中文名稱: 移動計算 | 中國大陸譯名: 移动计算 |
case sensitivity中文名稱: 大小寫敏感 | 中國大陸譯名: 大小写敏感 |
cryptology中文名稱: 密碼術；暗碼學；密碼學 | 中國大陸譯名: 密码术 |
net address中文名稱: 網路位址 | 中國大陸譯名: 网址 |
logic chip中文名稱: 邏輯晶片 | 中國大陸譯名: 逻辑芯片 |
scale factor中文名稱: 比例因數；標度因數 | 中國大陸譯名: 比例因子 |
Transmission Control Protocol/Internet Protocol; TCP/IP中文名稱: 傳輸控制協定/網際網路協定 | 中國大陸譯名: 传输控制与网际协议 |
write protection中文名稱: 寫保護 | 中國大陸譯名: 防写[器] |
lock中文名稱: 鎖定 | 中國大陸譯名: 加锁【动】 |
wait state中文名稱: 等待狀態 | 中國大陸譯名: 等待状态 |
monitor中文名稱: 監視器；監視程式；監督；(電腦)顯示器；；監控器；監聽；監視；監控 | 中國大陸譯名: 监视器 |
constraint中文名稱: 約束 | 中國大陸譯名: 约束 |
de facto standard中文名稱: 實際的標準 | 中國大陸譯名: 事实标准 |