深度類神經網路硬體加速器之架構設計與實作
- 國家圖書館臺灣博碩士論文知識加值系統 @ 國家圖書館
論文名稱深度類神經網路硬體加速器之架構設計與實作的作者是吳佩軒, 指導教授是蕭勝夫, 學位類別是碩士, 畢業學年度是107, 論文名稱(外文)是Architecture Design and Implementation of Deep Neural Network Hardware Accelerators, 系所名稱是資訊工程學系研究所, 學校名稱是國立中山大學.
論文名稱 | 深度類神經網路硬體加速器之架構設計與實作 |
論文名稱(外文) | Architecture Design and Implementation of Deep Neural Network Hardware Accelerators |
學校名稱 | 國立中山大學 |
系所名稱 | 資訊工程學系研究所 |
畢業學年度 | 107 |
學位類別 | 碩士 |
作者 | 吳佩軒 |
指導教授 | 蕭勝夫 |
博碩士論文網址 | https://hdl.handle.net/11296/2nq8p3 |
論文名稱深度類神經網路硬體加速器之架構設計與實作 |
論文名稱(外文)Architecture Design and Implementation of Deep Neural Network Hardware Accelerators |
學校名稱國立中山大學 |
系所名稱資訊工程學系研究所 |
畢業學年度107 |
學位類別碩士 |
作者吳佩軒 |
指導教授蕭勝夫 |
博碩士論文網址https://hdl.handle.net/11296/2nq8p3 |