03 5623630 @ 政府開放資料
03 5623630 - 搜尋結果總共有 86 筆政府開放資料，以下是 1 - 20 [第 1 頁]。
適用於嵌入式多工數位訊號處理應用之輕量型環境切換(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: Dual-Core/Many-Core | 潛力預估: 可推廣至雙核心或多核心平台設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Multihreaded Coprocessor Interface for Multi-Core Multimedia SoC(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: Host Processor Interface (HPI) | 潛力預估: 可推廣至雙核心或多核心平台設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
支援多核心架構之H.264解碼器(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 可調式執行緒數目及跨平台技術 | 潛力預估: 可推廣至適用於數位訊號處理器廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Efficient DCT and IDCT techniques on PACDSP(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 8x8 DCT and PACDSP | 潛力預估: 可推廣至擬使用PACDSP做DCT-based video coding or decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
PMRME(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: for H.264 HDTV | 潛力預估: H.264 HDTV Codec IP Devloper @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 object-based decoding technology for PACDSP dual-core platform(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 video decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 object-based encoding technology for PACDSP dual-core platform(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 video decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 frame-based decoding technology for PACDSP(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 video decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
整合軟體開發環境技術(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: GNU GCC 2.95.3以上 | 潛力預估: 可推廣給一般處理器設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 context-based arithmetic encoding and decoding (CAE) technique for PACDSP(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 object-based video coding or decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
數位處理器編譯器工具技術(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: GNU Compiler Collectio | 潛力預估: 應用低階DSP處理器技術之產業，IC設計與IP技術授權產業。 @ 經濟部產業技術司–可移轉技術資料集 |
PAC DSP Compiler Toolkits(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: compatibility to other open source tools, robustness of the entire infrastructure, flexibility and... | 潛力預估: The programmer can use PACDSP C compiler in addition to assembler, debugger, and other development t... @ 經濟部產業技術司–可移轉技術資料集 |
可包容延遲之虛擬叢集架構與方法(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 此虛擬叢集架構包含N個虛擬叢集、N個暫存器組，各叢集另有M個功能單元組、一虛擬叢集控制切換器、和一虛擬叢集間通訊機制。 | 潛力預估: 本發明可分散功能單元至管線各層級中，以支援複雜的組合指令，提高單一指令之意涵，可增進應用程式的效能，並同時提高指令碼密度，也能與習知多叢集架構的程式碼相容。 @ 經濟部產業技術司–可移轉技術資料集 |
Power Simulation(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 針對SOC的設計，我們發展一套具有Architecture-level Energy評估的模擬環境，並且具有low power控制機制。 | 潛力預估: SoC設計研究單位，IC設計廠商。針對具有架構性的處理器，進行初期的效能功率評估。 @ 經濟部產業技術司–可移轉技術資料集 |
KVM-Based 嵌入式軟體開發環境(KVM-based Development Environment for Embedded Systems)(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 以昇陽所提供的KVM Java 虛擬機器為基本 | 潛力預估: 本系統包括一簡單有效的及時編譯(JIT)功能可提升KVM的執行速度。藉由與C語言的緊密結合，本系統亦能降低整合Java 執行環境及特殊系統資源(如多核心架構)等所需的時間。 @ 經濟部產業技術司–可移轉技術資料集 |
多核心程式追蹤工具(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 異質多核心平台上同時追蹤各個核心上程式執行流程(可作用於九核心平台) | 潛力預估: 可推廣至適用於多核心軟體開發廠商 @ 經濟部產業技術司–可移轉技術資料集 |
?質多核心系統上效能分析工具(國立台灣大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: ?質多核心系統上分析效能的工具 | 潛力預估: 可推廣至適用於數位訊號處理器廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Multithread Programming Model(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 可根據此規格撰寫多執行緒應用程式並用用於多核心環境上。 | 潛力預估: 可推廣至多核心應用程式開發廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Multicore Programming Model(國立清華大學) | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 以函式庫形式，針對PACDSP，在ESL環境中實做了多核心程式設計模型 | 潛力預估: 可推廣至適用於數位訊號處理器廠商 @ 經濟部產業技術司–可移轉技術資料集 |
管線化及叢集化之超長指令集數位訊號處理器之高效能路徑設計 (Efficient Datapath Design for Clustered & Pipelined VLIW DSP Processor | 執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: Pica DSP (333MHz @UMC 0.13um CMOS, 4-way VLIW DSP) | 潛力預估: 可推廣至處理器、數位訊號處理器核心設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
適用於嵌入式多工數位訊號處理應用之輕量型環境切換(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: Dual-Core/Many-Core | 潛力預估: 可推廣至雙核心或多核心平台設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Multihreaded Coprocessor Interface for Multi-Core Multimedia SoC(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: Host Processor Interface (HPI) | 潛力預估: 可推廣至雙核心或多核心平台設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
支援多核心架構之H.264解碼器(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 可調式執行緒數目及跨平台技術 | 潛力預估: 可推廣至適用於數位訊號處理器廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Efficient DCT and IDCT techniques on PACDSP(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 8x8 DCT and PACDSP | 潛力預估: 可推廣至擬使用PACDSP做DCT-based video coding or decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
PMRME(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: for H.264 HDTV | 潛力預估: H.264 HDTV Codec IP Devloper @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 object-based decoding technology for PACDSP dual-core platform(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 video decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 object-based encoding technology for PACDSP dual-core platform(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 video decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 frame-based decoding technology for PACDSP(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 video decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
整合軟體開發環境技術(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: GNU GCC 2.95.3以上 | 潛力預估: 可推廣給一般處理器設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |
MPEG-4 context-based arithmetic encoding and decoding (CAE) technique for PACDSP(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: PAC DSP MPEG-4 video | 潛力預估: 可推廣至擬使用PACDSP做MPEG-4 object-based video coding or decoding之機構 @ 經濟部產業技術司–可移轉技術資料集 |
數位處理器編譯器工具技術(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: GNU Compiler Collectio | 潛力預估: 應用低階DSP處理器技術之產業，IC設計與IP技術授權產業。 @ 經濟部產業技術司–可移轉技術資料集 |
PAC DSP Compiler Toolkits(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: compatibility to other open source tools, robustness of the entire infrastructure, flexibility and... | 潛力預估: The programmer can use PACDSP C compiler in addition to assembler, debugger, and other development t... @ 經濟部產業技術司–可移轉技術資料集 |
可包容延遲之虛擬叢集架構與方法(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 此虛擬叢集架構包含N個虛擬叢集、N個暫存器組，各叢集另有M個功能單元組、一虛擬叢集控制切換器、和一虛擬叢集間通訊機制。 | 潛力預估: 本發明可分散功能單元至管線各層級中，以支援複雜的組合指令，提高單一指令之意涵，可增進應用程式的效能，並同時提高指令碼密度，也能與習知多叢集架構的程式碼相容。 @ 經濟部產業技術司–可移轉技術資料集 |
Power Simulation(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 針對SOC的設計，我們發展一套具有Architecture-level Energy評估的模擬環境，並且具有low power控制機制。 | 潛力預估: SoC設計研究單位，IC設計廠商。針對具有架構性的處理器，進行初期的效能功率評估。 @ 經濟部產業技術司–可移轉技術資料集 |
KVM-Based 嵌入式軟體開發環境(KVM-based Development Environment for Embedded Systems)(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 以昇陽所提供的KVM Java 虛擬機器為基本 | 潛力預估: 本系統包括一簡單有效的及時編譯(JIT)功能可提升KVM的執行速度。藉由與C語言的緊密結合，本系統亦能降低整合Java 執行環境及特殊系統資源(如多核心架構)等所需的時間。 @ 經濟部產業技術司–可移轉技術資料集 |
多核心程式追蹤工具(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 異質多核心平台上同時追蹤各個核心上程式執行流程(可作用於九核心平台) | 潛力預估: 可推廣至適用於多核心軟體開發廠商 @ 經濟部產業技術司–可移轉技術資料集 |
?質多核心系統上效能分析工具(國立台灣大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: ?質多核心系統上分析效能的工具 | 潛力預估: 可推廣至適用於數位訊號處理器廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Multithread Programming Model(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 可根據此規格撰寫多執行緒應用程式並用用於多核心環境上。 | 潛力預估: 可推廣至多核心應用程式開發廠商 @ 經濟部產業技術司–可移轉技術資料集 |
Multicore Programming Model(國立清華大學)執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: 以函式庫形式，針對PACDSP，在ESL環境中實做了多核心程式設計模型 | 潛力預估: 可推廣至適用於數位訊號處理器廠商 @ 經濟部產業技術司–可移轉技術資料集 |
管線化及叢集化之超長指令集數位訊號處理器之高效能路徑設計 (Efficient Datapath Design for Clustered & Pipelined VLIW DSP Processor執行單位: 學界科專辦公室 | 產出年度: 99 | 產出單位: | 計畫名稱: 學界科專計畫 | 領域: | 技術規格: Pica DSP (333MHz @UMC 0.13um CMOS, 4-way VLIW DSP) | 潛力預估: 可推廣至處理器、數位訊號處理器核心設計廠商 @ 經濟部產業技術司–可移轉技術資料集 |