instruction set
- 國家教育研究院-兩岸對照名詞-計算機學術名詞 @ 國家教育研究院

組合式處理機

執行單位: 工研院電通所 | 產出年度: 94 | 產出單位: | 計畫名稱: 智慧生活環境技術發展五年計畫 | 領域: | 技術規格: This Project Includes a Processor with the following features:_x000D_High Performance, Low Code Dens... | 潛力預估: High Performance RISC Core with Parallel Arithmetic Blocks for Multi-Media Acceleration

Parallel Architecture Core- Digital Signal Processor Core (PAC DSP Core)

執行單位: 工研院晶片中心 | 產出年度: 94 | 產出單位: | 計畫名稱: 晶片系統關鍵技術發展四年計畫 | 領域: | 技術規格: Process: 130 nm；Architecture: Scalar + 4-way VLIW；Data path width: 32-bit fixed point arithmetic；Max... | 潛力預估: Forward Concepts預估2005年時, 全球Telematics的硬體與軟體服務的產值將達270億美元，提供了DSP應用的無限商機。隨著VoIP通話傳輸品質的改善以及企業對通話成本的控制，...

PAC數位訊號處理器Core

執行單位: 工研院晶片中心 | 產出年度: 95 | 產出單位: | 計畫名稱: 晶片系統關鍵技術發展四年計畫 | 領域: | 技術規格: Process:130/90 nm_x000D_；Architecture:Scalar + 4-way VLIW_x000D_；Data path width:32-bit fixed point ... | 潛力預估: 無

PAC數位訊號處理器Core

執行單位: 工研院晶片中心 | 產出年度: 96 | 產出單位: | 計畫名稱: 無線多媒體系統晶片關鍵技術發展四年計畫 | 領域: | 技術規格: ‧Process : 130/90 nm_x000D_‧Architecture : Scalar 5-way VLIW_x000D_‧Data path width : 32-bit fixed p... | 潛力預估: 主要應用在低功耗且需處理較高效率之行動多媒體裝置，例如PMP，PDA，DSC，DVR等產品。_x000D_提升國內自主開發數位處理器的設計能力，及相關應用的開發潛力。

PAC數位訊號處理器Core

執行單位: 工研院晶片中心 | 產出年度: 97 | 產出單位: | 計畫名稱: WiMAX個人行動數位機關鍵技術發展四年計畫 | 領域: | 技術規格: ‧Process:130/90 nm ‧Architecture:Scalar + 4-way VLIW ‧Data path width:32-bit fixed point arithmetic ... | 潛力預估: 主要應用在低功耗且需處理較高效率之行動多媒體裝置，例如PMP，PDA，DSC，DVR等產品。提升國內自主開發數位處理器的設計能力，及相關應用的開發潛力。

PAC數位訊號處理器Core

執行單位: 工研院晶片中心 | 產出年度: 98 | 產出單位: | 計畫名稱: WiMAX個人行動數位機關鍵技術發展四年計畫 | 領域: | 技術規格: ‧Process:130/90 nm ‧Architecture:Scalar + 4-way VLIW ‧Data path width:32-bit fixed point arithmetic ... | 潛力預估: 主要應用在低功耗且需處理較高效率之行動多媒體裝置，例如PMP，PDA，DSC，DVR等產品。提升國內自主開發數位處理器的設計能力，及相關應用的開發潛力。

PAC DSP技術暨專利

執行單位: 工研院資通所 | 產出年度: 99 | 產出單位: | 計畫名稱: WiMAX個人行動數位機關鍵技術發展四年計畫 | 領域: | 技術規格: ‧Process:130/90 nm ‧Architecture:Scalar + 4-way VLIW ‧Data path width:32-bit fixed point arithmetic ... | 潛力預估: 主要應用在低功耗且需處理較高效率之行動多媒體裝置，例如PMP，PDA，DSC，DVR等產品。提升國內自主開發數位處理器的設計能力，及相關應用的開發潛力。

32 bit Configurable RISC Core

執行單位: 工研院電通所 | 產出年度: 93 | 產出單位: | 計畫名稱: 智慧型資訊系統技術發展五年計畫 | 領域: | 技術規格: 1.Advanced RISC Core Architecture; 2. 32 bit Architecture with 32 bit Data Path, 32 bit Instruction ... | 潛力預估: 32位元 RISC處理機, 應用於High Performance Embedded System / SoC，但由於主流之ARM / MIPS授權費昂貴，非一般設計公司所能負擔。嵌入式系統樣式繁多，...