TFT ARRAY製造設備技術
- 技術司可移轉技術資料集 @ 經濟部

技術名稱-中文TFT ARRAY製造設備技術的執行單位是工研院機械所, 產出年度是93, 計畫名稱是電腦整合自動化系統技術研究發展四年計畫, 技術規格是定位精度：±20mm, 潛力預估是未來若完成電極圖案新製程設備，可大幅節省設備投資，市場需求大。.

序號	136
產出年度	93
技術名稱-中文	TFT ARRAY製造設備技術
執行單位	工研院機械所
產出單位	(空)
計畫名稱	電腦整合自動化系統技術研究發展四年計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	研發微接觸印刷設備技術，希望以印製製程取代微影、蝕刻等製程來形成圖形，以縮短圖形形成製程、提高生產效率並降低設備成本。研發內容包含(一)微接觸印刷設備技術先導性研究(二)對位平台關鍵模組。
技術現況敘述-英文	(空)
技術規格	定位精度：±20mm
技術成熟度	已進行基礎原理及專利分析，尚處於概念分析階段。
可應用範圍	TFT LCD電極圖案成形製程
潛力預估	未來若完成電極圖案新製程設備，可大幅節省設備投資，市場需求大。
聯絡人員	黃清國
電話	(03) 5916651
傳真	(03) 5820458
電子信箱	ckhuang@itri.org.tw
參考網址	無
所須軟硬體設備	精密加工設備
需具備之專業人才	1.精密機構設計人才 2.伺服控制人才 3.視覺取像人才

序號

136

產出年度

技術名稱-中文

TFT ARRAY製造設備技術

執行單位

工研院機械所

產出單位

(空)

計畫名稱

電腦整合自動化系統技術研究發展四年計畫

領域

(空)

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

研發微接觸印刷設備技術，希望以印製製程取代微影、蝕刻等製程來形成圖形，以縮短圖形形成製程、提高生產效率並降低設備成本。研發內容包含(一)微接觸印刷設備技術先導性研究(二)對位平台關鍵模組。

技術現況敘述-英文

(空)

技術規格

定位精度：±20mm

技術成熟度

已進行基礎原理及專利分析，尚處於概念分析階段。

可應用範圍

TFT LCD電極圖案成形製程

潛力預估

未來若完成電極圖案新製程設備，可大幅節省設備投資，市場需求大。

聯絡人員

黃清國

電話

(03) 5916651

傳真

(03) 5820458

電子信箱

ckhuang@itri.org.tw

參考網址

無

所須軟硬體設備

精密加工設備

需具備之專業人才

1.精密機構設計人才 2.伺服控制人才 3.視覺取像人才

根據名稱 TFT ARRAY製造設備技術找到的相關資料

無其他 TFT ARRAY製造設備技術資料。

[ 搜尋所有 TFT ARRAY製造設備技術 ... ]

根據電話 03 5916651 找到的相關資料

無其他 03 5916651 資料。

[ 搜尋所有 03 5916651 ... ]

在『技術司可移轉技術資料集』資料集內搜尋:

與TFT ARRAY製造設備技術同分類的技術司可移轉技術資料集

產儲運輸電子辨識系統技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 系統工程整合應用技術發展三年計畫 \| 領域: \| 技術規格: (1)企業生產及物流系統工程需求分析 (2)場站出貨資訊系統流程及分析 (3)自動辨識系統需求分析與規格制定 (4)廠站RFID出貨整合系統之開發設計 (5)電子辨識管控技術之開發設計 \| 潛力預估: RFID應用於生產、製造、運輸、倉儲等，應用範圍廣市場潛力大。
維修自動檢測技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航機結構與關鍵系統件技術發展四年計畫 \| 領域: \| 技術規格: 系統產品為圖形化介面，包含 (1)具流程步驟指引與知識管理之系統架構 (2)快速e化失效排除與修復流程整合 (3)配合不同系統應用需求可模組擴充 (4)前端具行動通訊與維修輔助功能 (5)資訊傳輸符合... \| 潛力預估: 提高航機維修及其延伸應用之維修效率，極具市場潛力。
機艙服務電腦開發	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航電系統技術發展四年計畫 \| 領域: \| 技術規格: (1)可攜觸控式平板電腦 (2)802.11b 無線網路 (3)視訊攝影機 / 麥克風 (4)血氧濃度（血氧值量測範圍 : 60~70% \| 潛力預估: 航空公司之航空服務，且相關技術亦可應用於地面遠距醫療系統設計開發。
機艙安全監視與飛機資料儲存系統開發	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航電系統技術發展四年計畫 \| 領域: \| 技術規格: l.固定伺服電腦 2四個傳統影音輸入阜/一個傳統影音輸出阜 3.四個MPEG4影音資料壓縮輸出 4.四個 ARINC 429 輸入阜/四個 ARINC 429 輸出阜5.四個 RS 485/422 輸... \| 潛力預估: 可促進航電改裝產業之發展，及其衍生應用潛力大。
微感測元件製程開發技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航機結構與關鍵系統件技術發展四年計畫 \| 領域: \| 技術規格: 1.六道光罩及八道光罩設計 2.元件尺寸皆＜5mm×5mm 3.SMART標準製程 \| 潛力預估: 具備低成本、小尺寸、構型簡單、較高靈敏度之功能。極具市場潛力。
微粒子取樣技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 系統工程整合應用技術發展三年計畫 \| 領域: \| 技術規格: (l)取樣流量50~500L/min (2)蒐集粒徑1~10μml (3)尺寸大小15×15×15cm \| 潛力預估: 微粒子取樣應用於目前各項精密產業，應用範圍廣市場潛力大。
微型電容式超音波換能器結構設計分析與特性模擬	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航機結構與關鍵系統件技術發展四年計畫 \| 領域: \| 技術規格: 利用分析機電耦合特性及等效電路模型，設計參數化模擬分析資料庫，可經由元件薄膜以下特性的最佳化表現找出包含材料機械性質、直流偏壓、交流訊號、結構尺寸與製程預應力等最佳設計參數：（1）最大位移（2）等效機... \| 潛力預估: 此項結構分析最佳化設計可降低產品研發成本與提升構型性能，極具競爭潛力。
WLAN SOC 技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1. Clock 40MHz, Data Rate 6, 9, 12, 18, 24, 36, 48, or 54 Mbps 2. Customize MAC layer Interface 3. C... \| 潛力預估: 可與 SOC 整合，有更多獲利空間
Optical Electronics SOC-PMD&PMA 技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Laser driver：10-100mA bias moudlation TIA：-15dBm sensitivity, 8GHz BW LA：230mV limiting BER \| 潛力預估: 國內自製之晶片在10Gbps處於高獲利期即佔有市場
HD-DVD SOC技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Group delay variation \| 潛力預估: 國內尚未有廠商開發成功，且藍光光碟機尚未普及，現在投入可及早佔有市場，提昇競爭力
DTV RF Tuner IC技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Frequency Range：50~860MHz Input Resistance：75Ohm Min. Input power：-80dBm Max. Input power：-20dBm Tot... \| 潛力預估: 國內尚未有廠商使用CMOS技術來製作DTV RF Tuner，藉由掌握此關鍵技術，可實現使用行動裝置(手機、PDA、Notebook)收看數位電視的可能，並由顧採用的是CMOS技術，因此可降低IC設...
DSP Architecture&RTL Design技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Process (Hard IP demo design) : 130 nm – Generic logic process Architecture : Scalar + 4-way VLIW Da... \| 潛力預估: 提昇國內關鍵元組件的技術能力與自製率
PAC Architecture&Integration技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1.Asymmetric dual core architecture 2.Three-layer AHB bus structure (Basic) 3.Flexible and scalable... \| 潛力預估: 1. Low-power SoC Platform for portable applications 2. Bi-product: DVFS low-power design solution pa...
Low Power Design Methodology&Environment 技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1.Design Methodology：Multi-Vth,Multi-VDD,DVFS Design, Implementation,and Verification Methodology 2.... \| 潛力預估: 廣泛應用於可攜式電子產品SoC，將大幅提升國內IC廠商產品在國際市場之競爭力
Low Power Circuit Design技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: PLL:12MHz in, 456MHz out, 24Mhz Stepping, RMS Jitter 35ps, P-P Jitter 150ps. MAC: Two 16 bit 2's com... \| 潛力預估: 可應用於各種時脈產生，及數位濾波器，及資料暫存設計