Low Power Design Methodology
- 經濟部產業技術司–可移轉技術資料集 @ 經濟部

技術名稱-中文Low Power Design Methodology的執行單位是工研院資通所, 產出年度是96, 計畫名稱是資訊與通訊領域環境建構計畫, 技術規格是‧Dynamic Voltage/Frequency Scaling(DVFS) _x000D_‧Power gating技術，並搭配自行開發之低rush current，快速wake up 之power gating cell，可大幅降低漏電流_x000D_‧發展Dynamic & static ..., 潛力預估是本技術已實際應用於晶片系統關鍵技術發展計畫，並協助其成功開發出高效能、低功耗DSP與PMP Platform with DVFS feature。DVFS Design Methodology已成功技轉給業界。.

序號	2451
產出年度	96
技術名稱-中文	Low Power Design Methodology
執行單位	工研院資通所
產出單位	(空)
計畫名稱	資訊與通訊領域環境建構計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	開發與整合Multi-Vth, Multi-Vdd, DVFS, Gate-level low power techniques, Clock gating, Power gating等低功耗設計方法與實現技術，並完成Multi-Vth/Vdd cell library, Ultra low voltage DFF, DVFS controller, Level shifter, Isolation cell, Power gating cell, 0.5V Standard Cell等低功耗相關元件庫與矽智財，可大幅改善靜態功率消耗與動態功率消耗。
技術現況敘述-英文	(空)
技術規格	‧Dynamic Voltage/Frequency Scaling(DVFS) _x000D_‧Power gating技術，並搭配自行開發之低rush current，快速wake up 之power gating cell，可大幅降低漏電流_x000D_‧發展Dynamic & static IR drop analysis，可更精準分析動態功率消耗_x000D_‧依據IR drop分析結果，做power switching optimization，減少power gating cell，可大幅降低漏電流_x000D_‧Power shut off技術_x000D_‧Multiple modes/multiple corners analysi
技術成熟度	雛型
可應用範圍	‧Portable Device_x000D_‧Low Power Desig
潛力預估	本技術已實際應用於晶片系統關鍵技術發展計畫，並協助其成功開發出高效能、低功耗DSP與PMP Platform with DVFS feature。DVFS Design Methodology已成功技轉給業界。
聯絡人員	林奇君
電話	03-5912863
傳真	03-5913183
電子信箱	Edward_Lin@itri.org.tw
參考網址	http://newwww.itri.org.tw/tech-transfer/01.asp?RootNodeId=040&NodeId=041&NavRootNodeId=040
所須軟硬體設備	無
需具備之專業人才	具數位IC電路設計與系統相關能力
同步更新日期	2019-07-24

序號

2451

產出年度

技術名稱-中文

Low Power Design Methodology

執行單位

工研院資通所

產出單位

(空)

計畫名稱

資訊與通訊領域環境建構計畫

領域

(空)

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

開發與整合Multi-Vth, Multi-Vdd, DVFS, Gate-level low power techniques, Clock gating, Power gating等低功耗設計方法與實現技術，並完成Multi-Vth/Vdd cell library, Ultra low voltage DFF, DVFS controller, Level shifter, Isolation cell, Power gating cell, 0.5V Standard Cell等低功耗相關元件庫與矽智財，可大幅改善靜態功率消耗與動態功率消耗。

技術現況敘述-英文

(空)

技術規格

‧Dynamic Voltage/Frequency Scaling(DVFS) _x000D_‧Power gating技術，並搭配自行開發之低rush current，快速wake up 之power gating cell，可大幅降低漏電流_x000D_‧發展Dynamic & static IR drop analysis，可更精準分析動態功率消耗_x000D_‧依據IR drop分析結果，做power switching optimization，減少power gating cell，可大幅降低漏電流_x000D_‧Power shut off技術_x000D_‧Multiple modes/multiple corners analysi

技術成熟度

雛型

可應用範圍

‧Portable Device_x000D_‧Low Power Desig

潛力預估

本技術已實際應用於晶片系統關鍵技術發展計畫，並協助其成功開發出高效能、低功耗DSP與PMP Platform with DVFS feature。DVFS Design Methodology已成功技轉給業界。

聯絡人員

林奇君

電話

03-5912863

傳真

03-5913183

電子信箱

Edward_Lin@itri.org.tw

參考網址

http://newwww.itri.org.tw/tech-transfer/01.asp?RootNodeId=040&NodeId=041&NavRootNodeId=040

所須軟硬體設備

無

需具備之專業人才

具數位IC電路設計與系統相關能力

同步更新日期

2019-07-24

根據名稱 Low Power Design Methodology 找到的相關資料

(以下顯示 8 筆) (或要:直接搜尋所有 Low Power Design Methodology ...)

Low Power Design Methodology&Environment 技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1.Design Methodology：Multi-Vth,Multi-VDD,DVFS Design, Implementation,and Verification Methodology 2.... \| 潛力預估: 廣泛應用於可攜式電子產品SoC，將大幅提升國內IC廠商產品在國際市場之競爭力 @ 經濟部產業技術司–可移轉技術資料集
DVFS Low-power Design Solution Package	執行單位: 工研院晶片中心 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院電子資訊與通訊光電領域環境建構計畫 \| 領域: \| 技術規格: Multi-VDD Std. Cell Library/Level Shifter技術：Reduced Multi-VDD timing models of TSMC 0.13G MVth std.... \| 潛力預估: 工研院在IC設計技術針對低功耗設計技術，提供完整解決方案。可降低Power Consumption 約5-50% 總體而言, 將「低功率設計技術完整解決方案」推廣至國內IC廠商，使廣泛應用於可攜式電子... @ 經濟部產業技術司–可移轉技術資料集
PAC Architecture&Integration技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1.Asymmetric dual core architecture 2.Three-layer AHB bus structure (Basic) 3.Flexible and scalable... \| 潛力預估: 1. Low-power SoC Platform for portable applications 2. Bi-product: DVFS low-power design solution pa... @ 經濟部產業技術司–可移轉技術資料集
低功率設計技術解決方案	執行單位: 工研院資通所 \| 產出年度: 97 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: ‧Design Methodology: Multi-Vth， Multi-VDD， DVFS Design， Implementation， and Verification Methodology... \| 潛力預估: IC Design House、IC Design Servicey等相關產業。 @ 經濟部產業技術司–可移轉技術資料集
低功率設計技術解決方案	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: Design Methodology: Multi-Vth, Multi-VDD, DVFS Design, Implementation, and Verification Methodology；... \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
組合式處理機	執行單位: 工研院電通所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 智慧生活環境技術發展五年計畫 \| 領域: \| 技術規格: This Project Includes a Processor with the following features:_x000D_High Performance, Low Code Dens... \| 潛力預估: High Performance RISC Core with Parallel Arithmetic Blocks for Multi-Media Acceleratio @ 經濟部產業技術司–可移轉技術資料集
組合式處理機	執行單位: 工研院資通所 \| 產出年度: 96 \| 產出單位: \| 計畫名稱: 無線感測網路關鍵技術發展計畫 \| 領域: \| 技術規格: This Project Includes a Processor with the following features:_x000D_◎High Performance, Low Code Den... \| 潛力預估: 國內自行研發之32位元低耗電重組式處理機架構，具備AMBA interface、低耗電架構、多媒體加速機制及組合式架構之特色，可協助國內廠商提升掌握自有核心技術。 @ 經濟部產業技術司–可移轉技術資料集
組合式處理機	執行單位: 工研院資通所 \| 產出年度: 97 \| 產出單位: \| 計畫名稱: 無線感測網路關鍵技術發展計畫 \| 領域: \| 技術規格: This Project Includes a Processor with the following features: ◎High Performance， Low Code Density， ... \| 潛力預估: '國內自行研發之32位元低耗電重組式處理機架構，具備AMBA interface、低耗電架構、多媒體加速機制及組合式架構之特色，可協助國內廠商提升掌握自有核心技術。 @ 經濟部產業技術司–可移轉技術資料集

Low Power Design Methodology&Environment 技術

PAC數位訊號處理器Core	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Process:130/90 nm_x000D_；Architecture:Scalar + 4-way VLIW_x000D_；Data path width:32-bit fixed point ... \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
先進設計流程之雜訊分析技術	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: 採用標準元件庫，並提供工業界較為先進之標準檔案格式。 \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
設計流程整合	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: 採用現有EDA軟體及標準元件庫，客戶服務導向設計，提供工業界標準之檔案格式，依需求可支援特殊格式與語法，並可提供技術顧問諮詢服務。 \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
144MHz-456MHz寬鎖頻區域之鎖相迴路	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: Low jitter：peak-to-peak 100ps；Wide lock range：144MHz-456MHz。 \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
類比╱混合電路之測試技術	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: 第1項，協助做類比／混合電路之可測試設計。第2項，on-chip ADC and DAC testing, 16-bit accuracy, can measure the inter -modula... \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
記憶體之內建式電流壓力測試技術	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: Memory BIST-協助產出Memory BIST電路之RTL Code與Test Bench，並評估可應用之速度。Test Integration-協助將Memory BIST, 1149.1,... \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集
標準元件庫特徵化程式	執行單位: 工研院晶片中心 \| 產出年度: 95 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: Pin to pin delay time characterization；Power consumption characterization；Input capacitance characte... \| 潛力預估: 無 @ 經濟部產業技術司–可移轉技術資料集

3 mil 線寬/線距PCB/FPC 銅箔線路斷路及短路之缺陷檢測技術	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 自動光學顯微檢測設備技術三年計畫 \| 領域: \| 技術規格: (1) 3 mil 線寬/線距HDI-PCB銅箔線路缺陷檢測探頭，尺寸/形狀空間解析度：8~15μm。(2)機台y-方向移動速度：40 mm/sec.。(3)缺陷檢測演算法可自動檢測出open/sh... \| 潛力預估: 國內印刷電路板全製程電路板生產廠商有華通、嘉聯益、雅新、景碩等，產業頗具規模，因此，製程品質之檢測儀器之需求大。
HDI-PCB銅箔線路雷射盲孔缺陷檢測探頭技術	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 自動光學顯微檢測設備技術三年計畫 \| 領域: \| 技術規格: (1)空間解析度：7.7 μm。(2)深度範圍：< 200μm。 \| 潛力預估: 國內印刷電路板全製程電路板生產廠商有華通、嘉聯益、雅新、景碩等，產業頗具規模，因此，製程品質之檢測儀器之需求大。
次世代微影疊對量測技術	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: Accuracy \| 潛力預估: 可搶攻半導體檢測
光纖干涉式位置感測器	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: Resolution:1nm \| 潛力預估: 可搶攻非接觸位置感測器市場
控制奈米碳管長度之方法與裝置	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: Tip length \| 潛力預估: 可搶攻原子立顯微鏡、奈米操控器市場
創新壓電管驅動器技術	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: 3D nano-imaging. \| 潛力預估: 可搶攻原子立顯微鏡探針市場
原子力顯微鏡技術	執行單位: 工研院量測中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密機械與微機電領域環境建構計畫 \| 領域: \| 技術規格: 3D nano-imaging. \| 潛力預估: 可搶攻原子立顯微鏡市場
設備可靠度電腦化維修管理系統(CMMS)	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: 派工單自動規劃、物料安全存量自動控管、檢測資料輸入管理 \| 潛力預估: ˙ 提高工廠設備之使用率，節省設備維修成本效益達每廠每年達35%以上。 ˙ 減少化工類工廠因設備故障所產生之停工損失，每年每廠達450萬元以上增加競爭力及安全性。
安全衛生專家管理系統	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: 化學品暴露危害評估、個人作業歷程管理、作業危害分析、作業環境測定規劃、環測數據管理與統計、健康資訊管理。 \| 潛力預估: ˙ 作業安全分析、暴露濃度管理與分析、健康管理與分析、職業傷病預警 ˙ 本系統可有效解決長期以來無法掌控的人員職安衛管理問題，此一系統可完整地產生各項分析報表，針對職業傷病發生之機率予以推估，降低生...
低濃度混合無機酸洗滌設備研發	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: 處理排氣量100-1,000 CMM \| 潛力預估: ˙ 評估現有洗滌塔之無機酸鹼控制效能，調整各項操作條件，以提升洗滌塔效能 ˙ 研究測試增設水霧設備，提升氣液質傳效率，提升去除效率，研發新型高效率洗滌塔
光電半導體製程尾氣管理系統	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: ‧製程機台、化學品與製程尾氣網路介面之電腦化管理系統 ‧製程機台排氣管路編輯系統 ‧化學品可能洩漏源搜尋系統 \| 潛力預估: 與製程尾氣資料庫結合，提供現場人員可能之管線洩漏位置，迅速解決所發生之空氣品質異常狀態。
記憶染料回收	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: 建立每小時3升之CD-R有機染料反應純化設備回收CD-R染料純度達99%，純化後之有機染料可循環使用 \| 潛力預估: 已建立的相關純化技術，能廣泛應用於高單價受污染的記憶染料，經以結晶純化及HPLC等技術的鑑定程序後，回收此高單價染料，進行回廠內回收再利用。
複合金屬廢棄物(砷化鎵)資源化技術	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: 以溶媒萃取、沉澱分離、熱分離、溼式電解、離子交換等技術流程，處理含砷化鎵之光電產業廢棄物。可成功地自含砷化鎵之光電產業廢棄物中，有效地去除具有毒性之砷化物，並且資源化回收有價的金屬─鎵，其純度可達99... \| 潛力預估: 可處理每年國內光電業者產生約二百噸之含砷化鎵廢棄物，並提供資源化處理業者因應廢棄物轉型所需之處理技術
污泥水解減量應用技術	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: ‧ 旁流式污泥水解系統 ‧ 整合性厭氣污泥水解減量系統 ‧ 整合性喜氣污泥水解減量系統 ‧ 回收混凝劑污泥水解減量系統 \| 潛力預估: ˙ 減少廢水處理廠20％以上污泥產生量 ˙ 提升厭氣處理單元10％以上性能
難分解物質超臨界流體處理技術	執行單位: 工研院環安中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 產業環境與安全衛生應用技術發展計畫 \| 領域: \| 技術規格: 進料系統、高壓泵、預熱器、反應器、冷卻器(或熱回收系統)、分離器等 \| 潛力預估: 對有機物之破壞率≧99.9%，可完全轉換為CO2、H2O及鹽類，不產生戴奧辛，無二次污染問題。可解決國內每年產生約80萬公噸之廢液及廢溶劑處理問題，其主要成份為異丙醇、甲苯、二甲苯、二氯甲烷等。未來市...

Low Power Design Methodology - 經濟部產業技術司–可移轉技術資料集 @ 經濟部

序號

產出年度

技術名稱-中文

執行單位

產出單位

計畫名稱

領域

已申請專利之國家

已獲得專利之國家

技術現況敘述-中文

技術現況敘述-英文

技術規格

技術成熟度

可應用範圍

潛力預估

聯絡人員

電話

傳真

電子信箱

參考網址

所須軟硬體設備

需具備之專業人才

同步更新日期

與Low Power Design Methodology同分類的經濟部產業技術司–可移轉技術資料集

Low Power Design Methodology
- 經濟部產業技術司–可移轉技術資料集 @ 經濟部