3D基板式堆疊構裝技術
- 技術司可移轉技術資料集 @ 經濟部

技術名稱-中文3D基板式堆疊構裝技術的執行單位是工研院電子所, 產出年度是94, 計畫名稱是電子關鍵性材料與整合模組發展四年計畫, 技術規格是Through-Si方式達成晶片與晶片間之訊號傳遞_x000D_；一步成型式導通孔技術, 潛力預估是藉著3D堆疊構裝的發展，除了能將記憶體在電路板上所佔的面積大幅縮小，提升電子產品縮小化的效率外，更能將原本功能不同的晶片整合在同一構裝模組中，而以最有效益的方式，達到System in Package的效益。.

序號	999
產出年度	94
技術名稱-中文	3D基板式堆疊構裝技術
執行單位	工研院電子所
產出單位	(空)
計畫名稱	電子關鍵性材料與整合模組發展四年計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	以Solder Ball為Interconnection的3D堆疊構裝，可有效益的整合不同功能的晶片於同一構裝模組中，不僅能大幅減少電子構裝的尺寸，更能達到System in Package (SiP)的效能。此外，藉由Thermal Via、Thermal Ball及外露銅箔層的整合散熱設計，可使3D堆疊構裝的散熱效能，大幅提升。創新的可靠度測試設計，能同時評估Component Level 及Board Level的可靠度。
技術現況敘述-英文	(空)
技術規格	Through-Si方式達成晶片與晶片間之訊號傳遞_x000D_；一步成型式導通孔技術
技術成熟度	試量產
可應用範圍	隨著System in Package的技術發展趨勢日漸重要，3D堆疊構裝的技術，日益受電子產品市場的矚目。
潛力預估	藉著3D堆疊構裝的發展，除了能將記憶體在電路板上所佔的面積大幅縮小，提升電子產品縮小化的效率外，更能將原本功能不同的晶片整合在同一構裝模組中，而以最有效益的方式，達到System in Package的效益。
聯絡人員	溫國城
電話	03-5915654
傳真	03-5820412
電子信箱	kcwen@itri.org.tw
參考網址	(空)
所須軟硬體設備	Flip chip bonder，Reflow oven
需具備之專業人才	覆晶組裝製程技術

序號

999

產出年度

技術名稱-中文

3D基板式堆疊構裝技術

執行單位

工研院電子所

產出單位

(空)

計畫名稱

電子關鍵性材料與整合模組發展四年計畫

領域

(空)

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

以Solder Ball為Interconnection的3D堆疊構裝，可有效益的整合不同功能的晶片於同一構裝模組中，不僅能大幅減少電子構裝的尺寸，更能達到System in Package (SiP)的效能。此外，藉由Thermal Via、Thermal Ball及外露銅箔層的整合散熱設計，可使3D堆疊構裝的散熱效能，大幅提升。創新的可靠度測試設計，能同時評估Component Level 及Board Level的可靠度。

技術現況敘述-英文

(空)

技術規格

Through-Si方式達成晶片與晶片間之訊號傳遞_x000D_；一步成型式導通孔技術

技術成熟度

試量產

可應用範圍

隨著System in Package的技術發展趨勢日漸重要，3D堆疊構裝的技術，日益受電子產品市場的矚目。

潛力預估

藉著3D堆疊構裝的發展，除了能將記憶體在電路板上所佔的面積大幅縮小，提升電子產品縮小化的效率外，更能將原本功能不同的晶片整合在同一構裝模組中，而以最有效益的方式，達到System in Package的效益。

聯絡人員

溫國城

電話

03-5915654

傳真

03-5820412

電子信箱

kcwen@itri.org.tw

參考網址

(空)

所須軟硬體設備

Flip chip bonder，Reflow oven

需具備之專業人才

覆晶組裝製程技術

根據名稱 3D基板式堆疊構裝技術找到的相關資料

(以下顯示 2 筆) (或要:直接搜尋所有 3D基板式堆疊構裝技術 ...)

根據電話 03-5915654 找到的相關資料

(以下顯示 8 筆) (或要:直接搜尋所有 03-5915654 ...)

面光源以及可撓性面光源	核准國家: 中國大陸 \| 證書號碼: ZL201210282372.9 \| 專利期間起: 105/02/09 \| 專利期間訖: 122/09/22 \| 專利性質: 發明 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 許詔開 \| 陳裕華 \| 駱韋仲 @ 技術司專利資料集
晶片接合結構及其接合方法	核准國家: 中華民國 \| 證書號碼: I534973 \| 專利期間起: 105/09/07 \| 專利期間訖: 122/03/19 \| 專利性質: 發明 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 陳尚駿 \| 林哲歆 \| 顧子琨 @ 技術司專利資料集
厚膜光阻製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 正光阻 : 光阻厚度 ~ 60um, 深寬比~3 負光阻 : 光阻厚度~ 800um, 深寬比~30 \| 潛力預估: 應用潛力中 @ 技術司可移轉技術資料集
低應力薄膜製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: SIN Film Stress \| 潛力預估: 面型微加工重要技術,應用潛力高 @ 技術司可移轉技術資料集
矽晶深蝕刻製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: Etching depth: 10~300um . Etching rate: 1~3um/min \| 潛力預估: 微加工技術重要技術,但成本高,應用潛力中等 @ 技術司可移轉技術資料集
增益型晶圓級晶方尺度構裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: *Die size:1010mm；Pitch: 0.8mm, 1.0mm；Solder ball:eutectic @lead free solder_x000D_；Wafer size: 6" or...** \| 潛力預估: 電子所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，。其結構設計，第一層之應力緩衝層可同時作為底保護層及第一層應力緩衝，第二層之應... @ 技術司可移轉技術資料集
銅晶片覆晶凸塊植球與組裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: Pitch: 200, 250, 540 μm_x000D_；Solder Bump Height: 80, 100,130 μm_x000D_；UBM: Ti/Cu, Electroless Ni... \| 潛力預估: 比起過去使用的鋁導線，銅導線有較低的RC延遲特性及較佳的電子漂移阻抗，尤其當線寬愈來愈窄的時候，其對高頻的影響愈來愈大，被視為下一代高速積體電路的明星製程，然國際間至今仍普遍缺乏銅製程構裝技術，而國內... @ 技術司可移轉技術資料集
銅晶片打線接合構裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: Test Vehicle：Thermosonic ball bond with 25μm or 30μm Au wire_x000D_詳細規格視銅晶片來源而定，並由電子所與合作廠商共同 \| 潛力預估: Filing two patents for copper chip package_x000D_，Cu/barrier/Al or Ni/Au cap可自製_x000D_，Wire bond qua... @ 技術司可移轉技術資料集

面光源以及可撓性面光源

@ 技術司專利資料集

晶片接合結構及其接合方法

@ 技術司專利資料集

厚膜光阻製程技術

@ 技術司可移轉技術資料集

低應力薄膜製程技術

@ 技術司可移轉技術資料集

矽晶深蝕刻製程技術

@ 技術司可移轉技術資料集

增益型晶圓級晶方尺度構裝技術

@ 技術司可移轉技術資料集

銅晶片覆晶凸塊植球與組裝技術

@ 技術司可移轉技術資料集

銅晶片打線接合構裝技術

@ 技術司可移轉技術資料集

[ 搜尋所有 03-5915654 ... ]

在『技術司可移轉技術資料集』資料集內搜尋:

與3D基板式堆疊構裝技術同分類的技術司可移轉技術資料集

奈米水中極性有機物採樣分析技術	執行單位: 工研院能資所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院永續發展領域環境建構計畫 \| 領域: \| 技術規格: MDL：4.167ppb~20.3ppb之間(依水樣體積4.8ml換算) \| 潛力預估: 可應用於機台排水，去離子水及一般水中揮發性有機物的追蹤檢測，該方法具備前處理操作步驟簡易，不需購置purge and trap設備，可快速獲得結果之優點。但如需檢測超純水等級水質或更低濃度之水樣，...
以FPGA/CPLD為基礎設計家電控制晶片組技術	執行單位: 工研院能資所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密機械與微機電領域環境建構計畫 \| 領域: \| 技術規格: 以IEEE 標準VHDL開發晶片功能。 \| 潛力預估: 可應用未來家電產品整合驅動控制系統之SOC架構實現，具市場發展潛力
高頻電子標籤雛型件製作	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航電系統技術發展四年計畫 \| 領域: \| 技術規格: (l)Operating Frequency!G(900MHz~2.45GHz) (2)Modulation!GAmplitude modulation (3)Cyclic Redundancy ... \| 潛力預估: 高頻電子標籤預計未來將會取代條碼，市場潛力相當可觀。
產儲運輸電子辨識系統技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 系統工程整合應用技術發展三年計畫 \| 領域: \| 技術規格: (1)企業生產及物流系統工程需求分析 (2)場站出貨資訊系統流程及分析 (3)自動辨識系統需求分析與規格制定 (4)廠站RFID出貨整合系統之開發設計 (5)電子辨識管控技術之開發設計 \| 潛力預估: RFID應用於生產、製造、運輸、倉儲等，應用範圍廣市場潛力大。
維修自動檢測技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航機結構與關鍵系統件技術發展四年計畫 \| 領域: \| 技術規格: 系統產品為圖形化介面，包含 (1)具流程步驟指引與知識管理之系統架構 (2)快速e化失效排除與修復流程整合 (3)配合不同系統應用需求可模組擴充 (4)前端具行動通訊與維修輔助功能 (5)資訊傳輸符合... \| 潛力預估: 提高航機維修及其延伸應用之維修效率，極具市場潛力。
機艙服務電腦開發	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航電系統技術發展四年計畫 \| 領域: \| 技術規格: (1)可攜觸控式平板電腦 (2)802.11b 無線網路 (3)視訊攝影機 / 麥克風 (4)血氧濃度（血氧值量測範圍 : 60~70% \| 潛力預估: 航空公司之航空服務，且相關技術亦可應用於地面遠距醫療系統設計開發。
機艙安全監視與飛機資料儲存系統開發	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航電系統技術發展四年計畫 \| 領域: \| 技術規格: l.固定伺服電腦 2四個傳統影音輸入阜/一個傳統影音輸出阜 3.四個MPEG4影音資料壓縮輸出 4.四個 ARINC 429 輸入阜/四個 ARINC 429 輸出阜5.四個 RS 485/422 輸... \| 潛力預估: 可促進航電改裝產業之發展，及其衍生應用潛力大。
微感測元件製程開發技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航機結構與關鍵系統件技術發展四年計畫 \| 領域: \| 技術規格: 1.六道光罩及八道光罩設計 2.元件尺寸皆＜5mm×5mm 3.SMART標準製程 \| 潛力預估: 具備低成本、小尺寸、構型簡單、較高靈敏度之功能。極具市場潛力。
微粒子取樣技術	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 系統工程整合應用技術發展三年計畫 \| 領域: \| 技術規格: (l)取樣流量50~500L/min (2)蒐集粒徑1~10μml (3)尺寸大小15×15×15cm \| 潛力預估: 微粒子取樣應用於目前各項精密產業，應用範圍廣市場潛力大。
微型電容式超音波換能器結構設計分析與特性模擬	執行單位: 工研院系統中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 航機結構與關鍵系統件技術發展四年計畫 \| 領域: \| 技術規格: 利用分析機電耦合特性及等效電路模型，設計參數化模擬分析資料庫，可經由元件薄膜以下特性的最佳化表現找出包含材料機械性質、直流偏壓、交流訊號、結構尺寸與製程預應力等最佳設計參數：（1）最大位移（2）等效機... \| 潛力預估: 此項結構分析最佳化設計可降低產品研發成本與提升構型性能，極具競爭潛力。
WLAN SOC 技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1. Clock 40MHz, Data Rate 6, 9, 12, 18, 24, 36, 48, or 54 Mbps 2. Customize MAC layer Interface 3. C... \| 潛力預估: 可與 SOC 整合，有更多獲利空間
Optical Electronics SOC-PMD&PMA 技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Laser driver：10-100mA bias moudlation TIA：-15dBm sensitivity, 8GHz BW LA：230mV limiting BER \| 潛力預估: 國內自製之晶片在10Gbps處於高獲利期即佔有市場
HD-DVD SOC技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Group delay variation \| 潛力預估: 國內尚未有廠商開發成功，且藍光光碟機尚未普及，現在投入可及早佔有市場，提昇競爭力
DTV RF Tuner IC技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Frequency Range：50~860MHz Input Resistance：75Ohm Min. Input power：-80dBm Max. Input power：-20dBm Tot... \| 潛力預估: 國內尚未有廠商使用CMOS技術來製作DTV RF Tuner，藉由掌握此關鍵技術，可實現使用行動裝置(手機、PDA、Notebook)收看數位電視的可能，並由顧採用的是CMOS技術，因此可降低IC設...
DSP Architecture&RTL Design技術	執行單位: 工研院晶片中心 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 晶片系統關鍵技術發展四年計畫 \| 領域: \| 技術規格: Process (Hard IP demo design) : 130 nm – Generic logic process Architecture : Scalar + 4-way VLIW Da... \| 潛力預估: 提昇國內關鍵元組件的技術能力與自製率