記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程
- 經濟部產業技術司可移轉技術資料集 @ 經濟部

技術名稱-中文記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程的執行單位是工研院電光所, 產出年度是103, 計畫名稱是高階手持裝置三維整合應用技術計畫, 領域是智慧科技, 技術規格是TSV直徑為5um；TSV pitch為20um；背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；高階製程之設計與佈局查核方法；記憶體與邏輯晶片自我測試與堆疊後測試方法。, 潛力預估是可進行高效能電子產品開發.

序號	6765
產出年度	103
技術名稱-中文	記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程
執行單位	工研院電光所
產出單位	(空)
計畫名稱	高階手持裝置三維整合應用技術計畫
領域	智慧科技
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	1. 提供適用於3DIC backside VIA-last TSV技術的設計流程。 2. 3DIC晶片之間等電壓之時脈同步方法。 3. 3DIC EDA設計參考流程(先進製程)。 4. 適於3DIC記憶體與邏輯晶片之測試技術。
技術現況敘述-英文	(空)
技術規格	TSV直徑為5um；TSV pitch為20um；背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；高階製程之設計與佈局查核方法；記憶體與邏輯晶片自我測試與堆疊後測試方法。
技術成熟度	實驗室階段
可應用範圍	本技術可作為3D IC設計技術開發之參考
潛力預估	可進行高效能電子產品開發
聯絡人員	游淑惠
電話	03-5917135
傳真	03-5820462
電子信箱	ivyyu@itri.org.tw
參考網址	無
所須軟硬體設備	無
需具備之專業人才	電子/電機相關領域
同步更新日期	2024-09-03

序號

6765

產出年度

103

技術名稱-中文

記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程

執行單位

工研院電光所

產出單位

(空)

計畫名稱

高階手持裝置三維整合應用技術計畫

領域

智慧科技

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

1. 提供適用於3DIC backside VIA-last TSV技術的設計流程。 2. 3DIC晶片之間等電壓之時脈同步方法。 3. 3DIC EDA設計參考流程(先進製程)。 4. 適於3DIC記憶體與邏輯晶片之測試技術。

技術現況敘述-英文

(空)

技術規格

TSV直徑為5um；TSV pitch為20um；背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；高階製程之設計與佈局查核方法；記憶體與邏輯晶片自我測試與堆疊後測試方法。

技術成熟度

實驗室階段

可應用範圍

本技術可作為3D IC設計技術開發之參考

潛力預估

可進行高效能電子產品開發

聯絡人員

游淑惠

電話

03-5917135

傳真

03-5820462

電子信箱

ivyyu@itri.org.tw

參考網址

無

所須軟硬體設備

無

需具備之專業人才

電子/電機相關領域

同步更新日期

2024-09-03

根據名稱記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程找到的相關資料

(以下顯示 2 筆) (或要:直接搜尋所有 記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程 ...)

根據電話 03-5917135 找到的相關資料

(以下顯示 8 筆) (或要:直接搜尋所有 03-5917135 ...)

半導體元件堆疊結構	核准國家: 中國大陸 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 專利性質: 發明 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 蒯定明 ,周永發 ,龍巧玲 ,錢睿宏 \| 證書號碼: ZL201210111141.1 @ 經濟部產業技術司–專利資料集
三維記憶體與其內建自我測試電路	核准國家: 美國 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 專利性質: 發明 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 駱致彥 ,蒯定明 ,李進福 ,游雲超 ,周哲緯 \| 證書號碼: 9,406,401 @ 經濟部產業技術司–專利資料集
錯誤容忍穿矽孔介面及其控制方法	核准國家: 中華民國 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 專利性質: 發明 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 駱致彥 ,蒯定明 ,楊其峻 ,吳冠德 ,游雲超 ,李進福 \| 證書號碼: I556247 @ 經濟部產業技術司–專利資料集
WiMAX ADC/DAC	執行單位: 工研院晶片中心 \| 產出年度: 96 \| 產出單位: \| 計畫名稱: 無線多媒體系統晶片關鍵技術發展四年計畫 \| 領域: \| 技術規格: ● ADC ‧Architecture : Pipeline ‧Resolution : 10-bit ‧Sampling Rate : 100MHz ‧ENOB : 9-bit ‧SNDR : 55... \| 潛力預估: 可提供國內IC設計業者符合WiMAX 802.16e規範之ADC及DAC。 @ 經濟部產業技術司可移轉技術資料集
UWB ADC/DAC	執行單位: 工研院資通所 \| 產出年度: 96 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: ● ADC_x000D_‧Architecture : Flash_x000D_‧Resolution : 6-bit_x000D_‧Sampling Rate : 1.2GHz_x000D_‧ENO... \| 潛力預估: 可提供國內IC設計業者符合UWB(MB-OFDM)規範之ADC及DAC，本技術主要特色在於Low power 及small size之電路設計know-how，相當具競爭力。 @ 經濟部產業技術司可移轉技術資料集
DVB-T Silicon Tuner	執行單位: 工研院晶片中心 \| 產出年度: 97 \| 產出單位: \| 計畫名稱: WiMAX個人行動數位機關鍵技術發展四年計畫 \| 領域: \| 技術規格: ‧Frequency Range：50~860 MHz ‧Input Resistance：70 Ohm‧Min Input Power：- 80 dBm ‧Max Input Power：0 dBm... \| 潛力預估: 可使得台灣系統廠商擺脫對於國外晶片廠的依賴。 @ 經濟部產業技術司可移轉技術資料集
3D堆疊感測晶片之設計平台與8吋晶圓3DIC設計流程	執行單位: 工研院電光所 \| 產出年度: 100 \| 產出單位: \| 計畫名稱: 3D積體電路關鍵技術及應用發展計畫 \| 領域: \| 技術規格: TSV直徑為30um；TSV pitch為60um；正面與背面RDL可製造性佈局技術；微凸塊可製造性佈局技術；「面對面＆面對背」之3層晶片堆疊的佈局設計方法；類比電路的數位測試與校正技術。 \| 潛力預估: 可進行高效能電子產品開發 @ 經濟部產業技術司可移轉技術資料集
ESL設計與建模技術	執行單位: 工研院資通所 \| 產出年度: 100 \| 產出單位: \| 計畫名稱: 資訊與通訊領域環境建構計畫 \| 領域: \| 技術規格: *" C/C++/SystemC * Transaction-Level Modeling 2.0 * Functional Virtual Prototyping * System Architec... \| 潛力預估: 可提供國內IC設計業者在系統晶片設計開發初期, 即可進行系統架構探索與效能評估, 提升系統產品競爭力.** @ 經濟部產業技術司可移轉技術資料集

半導體元件堆疊結構

@ 經濟部產業技術司–專利資料集

三維記憶體與其內建自我測試電路

@ 經濟部產業技術司–專利資料集

錯誤容忍穿矽孔介面及其控制方法

@ 經濟部產業技術司–專利資料集

WiMAX ADC/DAC

@ 經濟部產業技術司可移轉技術資料集

UWB ADC/DAC

@ 經濟部產業技術司可移轉技術資料集

DVB-T Silicon Tuner

@ 經濟部產業技術司可移轉技術資料集

3D堆疊感測晶片之設計平台與8吋晶圓3DIC設計流程

@ 經濟部產業技術司可移轉技術資料集

ESL設計與建模技術

@ 經濟部產業技術司可移轉技術資料集

[ 搜尋所有 03-5917135 ... ]

在『經濟部產業技術司可移轉技術資料集』資料集內搜尋:

與記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程同分類的經濟部產業技術司可移轉技術資料集

CNT-FED/CNT-BLU材料驗證	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: Ag 電極: line/width< 30μm/30μm, sintering T<480 ℃, R< 6mΩ/□_x000D_；介電層: devitrifyingV (breakdown)>100V... \| 潛力預估: 可搶攻自發光之顯示器(CNT-FED)或LCD-TV之背光源(CNT-BLU)市場，極具市場潛力
10吋厚膜式奈米碳管場發射顯示技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: 10” QVGA-320x3x240_x000D_；pixel size=500μm X 500μm_x000D_；250 nits；spacer=100 μm _x000D_ \| 潛力預估: 可搶攻車用顯示器、戶外資訊顯示器、背光板等.市場，極具市場潛力
LTPS-TFT AMOLED模組與製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: 10” VGA_x000D_；Pixel number：640 x 3 x480_x000D_；Pixel pitch：90 um x 120 um_x000D_；Aperture ratio： 30... \| 潛力預估: 可搶攻車用型顯示器市場，極具市場潛力
多晶矽平坦化技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: 2nm表面粗糙度的低溫多晶矽 \| 潛力預估: 可搶攻SOP與OLED相關產品市場，極具市場潛力
4"奈米碳管場發射顯射器	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1.4"面板_x000D_；2.2T1C畫素結構_x000D_；3.操作電壓<25V \| 潛力預估: 可搶攻車用顯示器、攜帶式電子儀器市場，極具市場潛力
AMOLED畫素與驅動電路設計技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: Panel Size 9.6”；Pixel Size 90um x3x360um；Resolution VGA；Voltage Compensation_x000D_；LTPS PMOS Proce... \| 潛力預估: 可搶攻AMOLED Display System市場，極具市場潛力
合乎動態隨機記憶體使用之含高介電層之金屬-絕緣層-金屬電容技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: 高介電常數:k>20，等效厚度小於1.4奈米，漏電流小於氧化矽3個數量級 \| 潛力預估: 相容性佳：與大部分DRAM製程相容。
磁性記憶體單元尺寸微縮研究與製程技術 (MRAM)	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 奈米電子關鍵技術四年計畫 \| 領域: \| 技術規格: MR>50%, RA<2kΩμm2, 90 nm 微縮化可行性佳 \| 潛力預估: Embedded 記憶體
相變化記憶體元件製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: (1) 相變化疊層附著力 > 40 MPa, 疊層蝕刻角 > 85度, 電子束曝寫size 40-100 nm (2)元件操作電壓 < 6V, 脈衝時間 < 100 ns, R-ratio > 100... \| 潛力預估: 相容性佳：與CMOS製程相容。
微機電共用晶片	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 3 poly-silicon 1 Metal \| 潛力預估: 微機電面型微加工標準製程
無線生理訊號感測模組設計技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 微奈米系統應用技術四年計畫 \| 領域: \| 技術規格: 類比訊號處理所需之電路設計技術_x000D_(3) \| 潛力預估: (1) 無線訊號傳輸平台：Antenna Factor: 10dB、Reader: USB/RS-232/LCD Interface、RFID Frequency: 433 MHz / 915MHz、...
厚膜光阻製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 正光阻 : 光阻厚度 ~ 60um, 深寬比~3；負光阻 : 光阻厚度~ 800um, 深寬比~30 \| 潛力預估: 成本低、製程簡單之高深寬比結構。
利用單晶矽之反應性蝕刻與金屬化等製程製作微機電元件	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 結構高度(max.) : > 10 um、寬度 : > 2 um、結構間隙 : > 2 um ；深寬比 > 3 \| 潛力預估: 製程簡單、成本低、一道光罩,CMOS製程相容。
低應力薄膜製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: SIN Film Stress <= 100Mpa。 \| 潛力預估: 穩定可量產
矽晶片濕蝕刻精密對準製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: KOH蝕刻參數及精密對準的光罩（error＜0.2度）。 \| 潛力預估: 本製程可提升產品良率，降低生產成本

記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程 - 經濟部產業技術司可移轉技術資料集 @ 經濟部

序號

產出年度

技術名稱-中文

執行單位

產出單位

計畫名稱

領域

已申請專利之國家

已獲得專利之國家

技術現況敘述-中文

技術現況敘述-英文

技術規格

技術成熟度

可應用範圍

潛力預估

聯絡人員

電話

傳真

電子信箱

參考網址

所須軟硬體設備

需具備之專業人才

同步更新日期

在『經濟部產業技術司可移轉技術資料集』資料集內搜尋:

與記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程同分類的經濟部產業技術司可移轉技術資料集

記憶體與邏輯晶片堆疊之設計平台與12吋3DIC設計流程
- 經濟部產業技術司可移轉技術資料集 @ 經濟部