| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 工研院先進製造與系統領域環境建構計畫 | 領域: | 技術規格: 矽蝕刻深度 > 525um_x000D_； 蝕刻率 > 4 um/min_x000D_；蝕刻垂直度 > 89度；深寬比 > 30 | 潛力預估: 最小蝕穿噴孔20um（比雷射加工50 um要小很多）；深寬比可達20。 |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 工研院先進製造與系統領域環境建構計畫 | 領域: | 技術規格: Etching depth: 10~300um_x000D_；Etching rate: 1~3um/min | 潛力預估: 微機電系統與元件應用上常需要數百um深或高深寬比結構，本製程技術為其解決方法。 |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 工研院先進製造與系統領域環境建構計畫 | 領域: | 技術規格: 製程溫度 : 300°C ；薄膜厚度 >2um | 潛力預估: 製程簡單、與電路整合性高等優勢成本低。 |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 工研院材料與化工領域環境建構計畫 | 領域: | 技術規格: 對於無鉛驗證標準工作之努力可從產業服務、無鉛技術輔導及可靠度驗證說明：無鉛定義(未刻意添加下，材料、鍍層與銲點含鉛量小於0.1wt%，鹵素含量小於900ppm)、產品定點含鉛量檢測(取樣標準與定點定義... | 潛力預估: 隨著歐盟(EU)通過2006年7月有害物質禁用(RoHS)之指令。此禁令將有效禁止電子類產品中之鉛含量，衝擊之大涵蓋所有使用有鉛銲錫之電子類產品，諸如伺服器與工作站、桌上型電腦，筆記型電腦、主機板、消... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: 工作頻段：2.4GHz；新材料(εr≧38 | 潛力預估: 基板材料業、電路板製造業、電子構裝業、系統組裝業和通訊系統業...等 |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: 1.Specification of Embedded inductor and Embedded capacitor (Frequency 6GHz) _x000D_ITEM Specificati... | 潛力預估: 基板內藏被動元件，可以取代傳統SMD元件，市場上具有龐大的商業潛力，依據市場知名市調公司PRISMARK預估，西元2006年內藏被動元件需求約佔整體被動元件10%以上，商機需求逐年擴增；且係通訊產品高... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: Through-Si方式達成晶片與晶片間之訊號傳遞_x000D_；一步成型式導通孔技術 | 潛力預估: 藉著3D堆疊構裝的發展，除了能將記憶體在電路板上所佔的面積大幅縮小， 提升電子產品縮小化的效率外，更能將原本功能不同的晶片整合在同一構裝模組中，而以最有效益的方式，達到System in Packa... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: 蒸發端區域與冷凝端區域：45×45×3 mm (依據散_x000D_熱需求增大或縮小)；傳輸距離30 cm | 潛力預估: 以真空硬銲方式接合，外觀與強度符合所需，蒸發端與冷凝端均為平面構造，易與熱源及散熱裝置接合_x000D_與Thermacore產品/Therma-Loop技術同步 |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 工研院材料與化工領域環境建構計畫 | 領域: | 技術規格: 1.材料, 鍍層與銲點含鉛量小於0.1wt%, 鹵素含量_x000D_小於900ppm_x000D_。2.產品定點含鉛量檢測與分析標準 | 潛力預估: 隨著歐盟(EU)通過2006年7月有害物質禁用(RoHS)之指令。此禁令將有效禁止電子類產品中之鉛含量，衝擊之大涵蓋所有使用有鉛銲錫之電子類產品，諸如伺服器與工作站、主機板、消費性電子產品與通訊、資訊... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: Die size:10*10mm；Pitch: 0.8mm, 1.0mm；Solder ball:eutectic @lead free solder_x000D_；Wafer size: 6" or... | 潛力預估: 電子所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，。其結構設計，第一層之應力緩衝層可同時作為底保護層及第一層應力緩衝，第二層之應... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: Pitch: 200, 250, 540 μm_x000D_；Solder Bump Height: 80, 100,130 μm_x000D_；UBM: Ti/Cu, Electroless Ni... | 潛力預估: 比起過去使用的鋁導線，銅導線有較低的RC延遲特性及較佳的電子漂移阻抗，尤其當線寬愈來愈窄的時候，其對高頻的影響愈來愈大，被視為下一代高速積體電路的明星製程，然國際間至今仍普遍缺乏銅製程構裝技術，而國內... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: Test Vehicle：Thermosonic ball bond with 25μm or 30μm Au wire_x000D_詳細規格視銅晶片來源而定，並由電子所與合作廠商共同 | 潛力預估: Filing two patents for copper chip package_x000D_，Cu/barrier/Al or Ni/Au cap可自製_x000D_，Wire bond qua... |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: 球間距(Ball Pitch)：0.8mm BGA_x000D_；球陣列(Ball Array)：6-8 I/O_x000D_；構裝尺寸(Package Size)：6mm-9mm_x000D_；構裝... | 潛力預估: 整個技術環節的重點，會緊扣在低構裝成本和高電氣操作性能的訴求上，以期與現存的構裝型態在市場上有一較長短的實力，同時提供台灣構裝業界實現技術升級創造競爭力的宏大目標。 |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: 接合有機基板覆晶構裝：接合積層基板覆晶構裝（間距：250μm、I/O接點腳數達4300），增益散熱型覆晶球腳格狀陣列塑膠構裝（熱傳增益達30%左右） | 潛力預估: 接合有機基板覆晶構裝：接合積層基板覆晶構裝（間距：250μm、I/O接點腳數達4300），增益散熱型覆晶球腳格狀陣列塑膠構裝（熱傳增益達50%左右） |
| 執行單位: 工研院電子所 | 產出年度: 94 | 產出單位: | 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 | 領域: | 技術規格: TE-PBGA (JEDEC PBGA Standard）；散熱增益 35~40%，電性電感增益 10~20%_x000D_ | 潛力預估: 符合PBGA的標準製程_x000D_，獲得中華民國、美國、日本多國專利保護。 |