Flip Chip CSP 設計與構裝技術
- 技術司可移轉技術資料集 @ 經濟部

技術名稱-中文Flip Chip CSP 設計與構裝技術的執行單位是工研院電子所, 產出年度是94, 計畫名稱是電子關鍵性材料與整合模組發展四年計畫, 技術規格是球間距(Ball Pitch)：0.8mm BGA_x000D_；球陣列(Ball Array)：6-8 I/O_x000D_；構裝尺寸(Package Size)：6mm-9mm_x000D_；構裝高度(Package Height)：1.2mm；4ea SRAM之構裝, 潛力預估是整個技術環節的重點，會緊扣在低構裝成本和高電氣操作性能的訴求上，以期與現存的構裝型態在市場上有一較長短的實力，同時提供台灣構裝業界實現技術升級創造競爭力的宏大目標。.

序號	1005
產出年度	94
技術名稱-中文	Flip Chip CSP 設計與構裝技術
執行單位	工研院電子所
產出單位	(空)
計畫名稱	電子關鍵性材料與整合模組發展四年計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	「SRAM覆晶式晶方尺寸構裝技術案」，是在單金屬層軟板(Single Metal Layer Flex Substrate)上以覆晶組裝方式，將4顆32K×8Mbits SRAM 晶片，同時封裝在一CSP之構裝體中，進行諸如晶圓凸塊(Wafer Bumping)製作與分析、單金屬層軟板檢測分析、構裝雛型組裝(Package Prototype Assembly)及功能與可靠性(Functional and Reliability)測試分析等實作工程。
技術現況敘述-英文	(空)
技術規格	球間距(Ball Pitch)：0.8mm BGA_x000D_；球陣列(Ball Array)：6-8 I/O_x000D_；構裝尺寸(Package Size)：6mm-9mm_x000D_；構裝高度(Package Height)：1.2mm；4ea SRAM之構裝
技術成熟度	量產
可應用範圍	快閃記憶體、靜態儲存式記憶體、動態儲存式記憶體、高頻IC等構裝技術。
潛力預估	整個技術環節的重點，會緊扣在低構裝成本和高電氣操作性能的訴求上，以期與現存的構裝型態在市場上有一較長短的實力，同時提供台灣構裝業界實現技術升級創造競爭力的宏大目標。
聯絡人員	溫國城
電話	03-5915654
傳真	03-5820412
電子信箱	kcwen@itri.org.tw
參考網址	(空)
所須軟硬體設備	Flip Chip bonder_x000D_構裝廠, IC廠封裝部門
需具備之專業人才	電機、電子、材料等背景

序號

1005

產出年度

技術名稱-中文

Flip Chip CSP 設計與構裝技術

執行單位

工研院電子所

產出單位

(空)

計畫名稱

電子關鍵性材料與整合模組發展四年計畫

領域

(空)

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

「SRAM覆晶式晶方尺寸構裝技術案」，是在單金屬層軟板(Single Metal Layer Flex Substrate)上以覆晶組裝方式，將4顆32K×8Mbits SRAM 晶片，同時封裝在一CSP之構裝體中，進行諸如晶圓凸塊(Wafer Bumping)製作與分析、單金屬層軟板檢測分析、構裝雛型組裝(Package Prototype Assembly)及功能與可靠性(Functional and Reliability)測試分析等實作工程。

技術現況敘述-英文

(空)

技術規格

球間距(Ball Pitch)：0.8mm BGA_x000D_；球陣列(Ball Array)：6-8 I/O_x000D_；構裝尺寸(Package Size)：6mm-9mm_x000D_；構裝高度(Package Height)：1.2mm；4ea SRAM之構裝

技術成熟度

量產

可應用範圍

快閃記憶體、靜態儲存式記憶體、動態儲存式記憶體、高頻IC等構裝技術。

潛力預估

整個技術環節的重點，會緊扣在低構裝成本和高電氣操作性能的訴求上，以期與現存的構裝型態在市場上有一較長短的實力，同時提供台灣構裝業界實現技術升級創造競爭力的宏大目標。

聯絡人員

溫國城

電話

03-5915654

傳真

03-5820412

電子信箱

kcwen@itri.org.tw

參考網址

(空)

所須軟硬體設備

Flip Chip bonder_x000D_構裝廠, IC廠封裝部門

需具備之專業人才

電機、電子、材料等背景

根據名稱 Flip Chip CSP 設計與構裝技術找到的相關資料

無其他 Flip Chip CSP 設計與構裝技術資料。

[ 搜尋所有 Flip Chip CSP 設計與構裝技術 ... ]

根據電話 03-5915654 找到的相關資料

(以下顯示 8 筆) (或要:直接搜尋所有 03-5915654 ...)

面光源以及可撓性面光源	核准國家: 中國大陸 \| 證書號碼: ZL201210282372.9 \| 專利期間起: 105/02/09 \| 專利期間訖: 122/09/22 \| 專利性質: 發明 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 許詔開 \| 陳裕華 \| 駱韋仲 @ 技術司專利資料集
晶片接合結構及其接合方法	核准國家: 中華民國 \| 證書號碼: I534973 \| 專利期間起: 105/09/07 \| 專利期間訖: 122/03/19 \| 專利性質: 發明 \| 執行單位: 工研院電光系統所 \| 產出年度: 105 \| 計畫名稱: 高階手持裝置三維整合應用技術計畫 \| 專利發明人: 陳尚駿 \| 林哲歆 \| 顧子琨 @ 技術司專利資料集
厚膜光阻製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 正光阻 : 光阻厚度 ~ 60um, 深寬比~3 負光阻 : 光阻厚度~ 800um, 深寬比~30 \| 潛力預估: 應用潛力中 @ 技術司可移轉技術資料集
低應力薄膜製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: SIN Film Stress \| 潛力預估: 面型微加工重要技術,應用潛力高 @ 技術司可移轉技術資料集
矽晶深蝕刻製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: Etching depth: 10~300um . Etching rate: 1~3um/min \| 潛力預估: 微加工技術重要技術,但成本高,應用潛力中等 @ 技術司可移轉技術資料集
3D基板式堆疊構裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: Through-Si方式達成晶片與晶片間之訊號傳遞_x000D_；一步成型式導通孔技術 \| 潛力預估: 藉著3D堆疊構裝的發展，除了能將記憶體在電路板上所佔的面積大幅縮小，提升電子產品縮小化的效率外，更能將原本功能不同的晶片整合在同一構裝模組中，而以最有效益的方式，達到System in Packa... @ 技術司可移轉技術資料集
增益型晶圓級晶方尺度構裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: *Die size:1010mm；Pitch: 0.8mm, 1.0mm；Solder ball:eutectic @lead free solder_x000D_；Wafer size: 6" or...** \| 潛力預估: 電子所擁有雙應力緩衝層之晶圓級構裝設計專利(double elastomers layers WL-CSP design，。其結構設計，第一層之應力緩衝層可同時作為底保護層及第一層應力緩衝，第二層之應... @ 技術司可移轉技術資料集
銅晶片覆晶凸塊植球與組裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: Pitch: 200, 250, 540 μm_x000D_；Solder Bump Height: 80, 100,130 μm_x000D_；UBM: Ti/Cu, Electroless Ni... \| 潛力預估: 比起過去使用的鋁導線，銅導線有較低的RC延遲特性及較佳的電子漂移阻抗，尤其當線寬愈來愈窄的時候，其對高頻的影響愈來愈大，被視為下一代高速積體電路的明星製程，然國際間至今仍普遍缺乏銅製程構裝技術，而國內... @ 技術司可移轉技術資料集

[ 搜尋所有 03-5915654 ... ]

在『技術司可移轉技術資料集』資料集內搜尋:

與Flip Chip CSP 設計與構裝技術同分類的技術司可移轉技術資料集

直接沈積多晶矽製程技術	執行單位: 工研院院本部 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: 在玻璃基板上開發直接沈積多晶矽薄膜製程技術，元件mobility> 3 cm2/Vs。 \| 潛力預估: 本技術是以CVD方式直接沈積出低溫多晶矽薄膜，除了可以避免過高的製程溫度對基板造成破壞，又可以節省大量的結晶設備成本，而得到高效能之元件特性，實為一兩全其美之方法，因本技術成果極具吸引力，可望吸引...
20" 奈米碳管場發射顯示技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: Size:20” 均勻度 \| 潛力預估: 本技術具有體積小、成本低、高發光效率等優點可用於取代 CRT 技術產品，目前電視顯示技術上仍由CRT、PDP、Projector、LCD-TV等均分，現日本Canon-Toshiba已合組公司發展S...
CNT-BLU技術商品化規格驗證	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: 20吋, 亮度>6000nits, 81點亮度均勻度(/平均值)>70% 表面溫度 \| 潛力預估: 本技術具有體積小、成本低高、發光效率等優點可用於取代 CRT 技術產品，未來在大尺寸LCD-TV市場上如欲降低零組件成本，背光模組相關組件上具有可取代目前之CCFL等背光零組件之潛力，與現有CCFL...
CNT-FED/CNT-BLU材料驗證	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: 1. Ag 電極: line/width< 30μm/30μm, sintering T100V/μm, pattern/etching hole \| 潛力預估: 本技術可廣泛運用於CNT FED 自發光顯示器及LCD TV之背光源，可先期驗證新材料之適用性，取代目前材料受限於單一廠商之獨占性，協助新技術中關鍵材料之驗證，以取得未來技術蓬勃發展時之商機。
OTFT device development	執行單位: 工研院院本部 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: None \| 潛力預估: OTFT使用低成本之印刷製程技術，可用於塑膠等軟性基板上，如開發完成，未來在需要低成本之電子產品使用上(如RFID等)擁有相當大的市場價值。
OTFT OLED development	執行單位: 工研院院本部 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院創新前瞻技術研究計畫 \| 領域: \| 技術規格: 3吋 P-type 32x32 OTFT/OLED、threshold voltage \| 潛力預估: OTFT使用低成本之印刷製程技術，可用於塑膠等軟性基板上，並與有激發光技術(OLED)同屬有機材質，預期有互補性且製程相通，開發完成後，可提供現有之OLED廠商投入新型式軟性顯示器(Flexible ...
10吋厚膜式奈米碳管場發射顯示技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 下世代平面顯示關鍵技術發展四年計畫 \| 領域: \| 技術規格: 10” QVGA-320x3x240 pixel size=500μm X 500μm 250 nits spacer=100 μm \| 潛力預估: 有助於顯示器產品技術多元化，增加市場競爭力
電化學蝕刻停止技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 懸膜厚度尺寸變化在±1μm。 \| 潛力預估: 有替代技術,應用潛力中等
鎳鈷及金微電鑄及製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 工件尺寸(max.) – Au : 24 cm (W) x 18(cm D) Ni : 25 cm (W) x 30 cm (D) Ni - Co: 20 cm (W) x 25 cm (D) ‧ 被... \| 潛力預估: 應用潛力高
厚膜光阻製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 正光阻 : 光阻厚度 ~ 60um, 深寬比~3 負光阻 : 光阻厚度~ 800um, 深寬比~30 \| 潛力預估: 應用潛力中
微鰭片散熱技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 微奈米系統應用技術四年計畫 \| 領域: \| 技術規格: Fin Size < 0.3mm, Fin Height < 10.2mm, Aspect Ratio >35 \| 潛力預估: 應用潛力中
矽晶片濕蝕刻精密對準製程技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: KOH蝕刻參數及精密對準的光罩（error＜0.2度）。 \| 潛力預估: 體型微加工重要技術,應用潛力高
室溫熱像儀驅動顯示控制技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 微奈米系統應用技術四年計畫 \| 領域: \| 技術規格: （1）畫面速率 30Hz （2）視訊 NTSC標準 \| 潛力預估: 應用潛力中等
低表面缺陷非晶質矽膜之製作技術	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 製程溫度 : 300°C ，薄膜厚度 >2um \| 潛力預估: 須搭配元件技術,應用潛力低
利用單晶矽之反應性蝕刻與金屬化等製程製作微機電元件	執行單位: 工研院電子所 \| 產出年度: 93 \| 產出單位: \| 計畫名稱: 工研院精密製造與微機電領域環境建構計畫 \| 領域: \| 技術規格: 結構高度(max.) : > 10 um、寬度 : > 2 um、結構間隙 : > 2 um ‧ 深寬比 > 3 \| 潛力預估: 單一光罩製程,製程簡單,應用潛力中等

直接沈積多晶矽製程技術

20" 奈米碳管場發射顯示技術

CNT-BLU技術商品化規格驗證

CNT-FED/CNT-BLU材料驗證

Flip Chip CSP 設計與構裝技術 - 技術司可移轉技術資料集 @ 經濟部

序號

產出年度

技術名稱-中文

執行單位

產出單位

計畫名稱

領域

已申請專利之國家

已獲得專利之國家

技術現況敘述-中文

技術現況敘述-英文

技術規格

技術成熟度

可應用範圍

潛力預估

聯絡人員

電話

傳真

電子信箱

參考網址

所須軟硬體設備

需具備之專業人才

在『技術司可移轉技術資料集』資料集內搜尋:

與Flip Chip CSP 設計與構裝技術同分類的技術司可移轉技術資料集

Flip Chip CSP 設計與構裝技術
- 技術司可移轉技術資料集 @ 經濟部