用於40G光通訊用IC及光偵測器的Carbon-doped SiGe/Si HBT製程技
- 經濟部產業技術司–可移轉技術資料集 @ 經濟部

技術名稱-中文用於40G光通訊用IC及光偵測器的Carbon-doped SiGe/Si HBT製程技的執行單位是工研院電子所, 產出年度是93, 計畫名稱是奈米電子關鍵技術四年計畫, 技術規格是電流增益(Current Gain, hFE)：>100 · 閂住基極電阻(Pinched Base Resistance, RBS,P)：< 8 Kohm/sq · 截止頻率(Cut-Off Frequency, fT)：> 120 GHz · 最大操作頻率(Maxima operation fr..., 潛力預估是以低成本及Si製程相容性的優勢，將有利於切入高速傳輸的光通訊元件及高功率RF IC的市場。.

序號	676
產出年度	93
技術名稱-中文	用於40G光通訊用IC及光偵測器的Carbon-doped SiGe/Si HBT製程技
執行單位	工研院電子所
產出單位	(空)
計畫名稱	奈米電子關鍵技術四年計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	本計劃利用SiGe異質接面的材料特性，來製作超高速的雙載子電晶體(hetero junction bipolar transistor)，進一步應用在光偵測器(optical detector)上，以迎接光通訊時代的來臨。利用SiGe材料成本低，可整合現有BiCMOS製程且可大量生產的優勢，致力於製作出速度達160GHz的SiGe HBT。此高速雙載子電晶體特為射頻前端模組設計，可製作為單晶積體化電路或分立式電晶體，其製作採取單複晶非自我對準(Single-Poly Non-Self-Aligned)結構
技術現況敘述-英文	(空)
技術規格	電流增益(Current Gain, hFE)：>100 · 閂住基極電阻(Pinched Base Resistance, RBS,P)：< 8 Kohm/sq · 截止頻率(Cut-Off Frequency, fT)：> 120 GHz · 最大操作頻率(Maxima operation frequency) ：> 40 GHz · 射集極穿透電壓(Emitter-Collector Breakdown Voltage, BVCEO)：> 3.5 Volt.
技術成熟度	實驗室階段
可應用範圍	矽鍺薄膜成長技術(SiGeC epitaxy growth technique) · 射頻積體電路(RFIC)：應用於無線通訊系統與高速區域網路系統，提供如前端晶片組、PLL等高頻高速ICs產品製程技術 · 雙載子-金氧半積體電路(Bi-CMOS) · 光偵測器，光收發模組…等光電IC(opto-electric ICs)
潛力預估	以低成本及Si製程相容性的優勢，將有利於切入高速傳輸的光通訊元件及高功率RF IC的市場。
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1345
所須軟硬體設備	具矽元件開發能力之半導體廠
需具備之專業人才	CMOS製程技術記憶體相關元件之設計、製造能力。
同步更新日期	2023-07-22

序號

676

產出年度

技術名稱-中文

用於40G光通訊用IC及光偵測器的Carbon-doped SiGe/Si HBT製程技

執行單位

工研院電子所

產出單位

(空)

計畫名稱

奈米電子關鍵技術四年計畫

領域

(空)

已申請專利之國家

(空)

已獲得專利之國家

(空)

技術現況敘述-中文

本計劃利用SiGe異質接面的材料特性，來製作超高速的雙載子電晶體(hetero junction bipolar transistor)，進一步應用在光偵測器(optical detector)上，以迎接光通訊時代的來臨。利用SiGe材料成本低，可整合現有BiCMOS製程且可大量生產的優勢，致力於製作出速度達160GHz的SiGe HBT。此高速雙載子電晶體特為射頻前端模組設計，可製作為單晶積體化電路或分立式電晶體，其製作採取單複晶非自我對準(Single-Poly Non-Self-Aligned)結構

技術現況敘述-英文

(空)

技術規格

電流增益(Current Gain, hFE)：>100 · 閂住基極電阻(Pinched Base Resistance, RBS,P)：< 8 Kohm/sq · 截止頻率(Cut-Off Frequency, fT)：> 120 GHz · 最大操作頻率(Maxima operation frequency) ：> 40 GHz · 射集極穿透電壓(Emitter-Collector Breakdown Voltage, BVCEO)：> 3.5 Volt.

技術成熟度

實驗室階段

可應用範圍

矽鍺薄膜成長技術(SiGeC epitaxy growth technique) · 射頻積體電路(RFIC)：應用於無線通訊系統與高速區域網路系統，提供如前端晶片組、PLL等高頻高速ICs產品製程技術 · 雙載子-金氧半積體電路(Bi-CMOS) · 光偵測器，光收發模組…等光電IC(opto-electric ICs)

潛力預估

以低成本及Si製程相容性的優勢，將有利於切入高速傳輸的光通訊元件及高功率RF IC的市場。

聯絡人員

張順賢

電話

03-5913917

傳真

03-5917690

電子信箱

hchang@itri.org.tw

參考網址

http://itrijs.itri.org.tw/main/show.jsp?idx=1345

所須軟硬體設備

具矽元件開發能力之半導體廠

需具備之專業人才

CMOS製程技術記憶體相關元件之設計、製造能力。

同步更新日期

2023-07-22

根據名稱用於40G光通訊用IC及光偵測器的Carbon-doped SiGe Si HBT製程技找到的相關資料

無其他用於40G光通訊用IC及光偵測器的Carbon-doped SiGe Si HBT製程技資料。

[ 搜尋所有 用於40G光通訊用IC及光偵測器的Carbon-doped SiGe Si HBT製程技 ... ]

根據電話 03-5913917 找到的相關資料

(以下顯示 8 筆) (或要:直接搜尋所有 03-5913917 ...)

# 03-5913917 於經濟部產業技術司–專利資料集 - 1

序號	8331
產出年度	100
領域別	電資通光
專利名稱-中文	相變化記憶體元件及其製造方法
執行單位	工研院電光所
產出單位	工研院電光所
計畫名稱	固態儲存關鍵技術開發及系統驗證四年計畫
專利發明人	FREDERICKT.CHEN
核准國家	中華民國
獲證日期	100/03/07
證書號碼	I338392
專利期間起	100/03/01
專利期間訖	118/04/23
專利性質	發明
技術摘要-中文	本發明提供一種相變化記憶體元件及其製造方法。該相變化記憶體元件包括：一第一電極形成於一基板；一第一介電層形成於該第一電極之上，其中該第一介電層具有一開口，且該開口露出該第一電極之一上表面；一柱狀結構直接形成該第一電極上，並位於該開口內；一內相變化材料層環繞該柱狀結構，並直接接觸該第一電極；一第二介電層環繞該內相變化材料層；一外相變化材料層環繞該第二介電層；一相變化材料橋接形成於該第二介電層及該第一電極之間，並連結該內相變化材料層及該外相變化材料層；以及，一第二電極直接形成於該柱狀結構之上，並直接接觸該內相
技術摘要-英文	(空)
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	tephen.chung@itri.org.tw
參考網址	(空)
備註	(空)
特殊情形	(空)

序號: 8331

產出年度: 100

領域別: 電資通光

專利名稱-中文: 相變化記憶體元件及其製造方法

執行單位: 工研院電光所

產出單位: 工研院電光所

計畫名稱: 固態儲存關鍵技術開發及系統驗證四年計畫

專利發明人: FREDERICKT.CHEN

核准國家: 中華民國

獲證日期: 100/03/07

證書號碼: I338392

專利期間起: 100/03/01

專利期間訖: 118/04/23

專利性質: 發明

技術摘要-中文: 本發明提供一種相變化記憶體元件及其製造方法。該相變化記憶體元件包括：一第一電極形成於一基板；一第一介電層形成於該第一電極之上，其中該第一介電層具有一開口，且該開口露出該第一電極之一上表面；一柱狀結構直接形成該第一電極上，並位於該開口內；一內相變化材料層環繞該柱狀結構，並直接接觸該第一電極；一第二介電層環繞該內相變化材料層；一外相變化材料層環繞該第二介電層；一相變化材料橋接形成於該第二介電層及該第一電極之間，並連結該內相變化材料層及該外相變化材料層；以及，一第二電極直接形成於該柱狀結構之上，並直接接觸該內相

技術摘要-英文: (空)

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: tephen.chung@itri.org.tw

參考網址: (空)

備註: (空)

特殊情形: (空)

# 03-5913917 於經濟部產業技術司–專利資料集 - 2

序號	8332
產出年度	100
領域別	電資通光
專利名稱-中文	相變化記憶體元件及其製造方法
執行單位	工研院電光所
產出單位	工研院電光所
計畫名稱	固態儲存關鍵技術開發及系統驗證四年計畫
專利發明人	FREDERICKT.CHEN
核准國家	美國
獲證日期	100/03/10
證書號碼	7,888,155
專利期間起	100/02/15
專利期間訖	118/07/31
專利性質	發明
技術摘要-中文	本發明提供一種相變化記憶體元件及其製造方法。該相變化記憶體元件包括：一第一電極形成於一基板；一第一介電層形成於該第一電極之上，其中該第一介電層具有一開口，且該開口露出該第一電極之一上表面；一柱狀結構直接形成該第一電極上，並位於該開口內；一內相變化材料層環繞該柱狀結構，並直接接觸該第一電極；一第二介電層環繞該內相變化材料層；一外相變化材料層環繞該第二介電層；一相變化材料橋接形成於該第二介電層及該第一電極之間，並連結該內相變化材料層及該外相變化材料層；以及，一第二電極直接形成於該柱狀結構之上，並直接接觸該內相
技術摘要-英文	(空)
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	(空)
備註	(空)
特殊情形	(空)

序號: 8332

產出年度: 100

領域別: 電資通光

專利名稱-中文: 相變化記憶體元件及其製造方法

執行單位: 工研院電光所

產出單位: 工研院電光所

計畫名稱: 固態儲存關鍵技術開發及系統驗證四年計畫

專利發明人: FREDERICKT.CHEN

核准國家: 美國

獲證日期: 100/03/10

證書號碼: 7,888,155

專利期間起: 100/02/15

專利期間訖: 118/07/31

專利性質: 發明

技術摘要-英文: (空)

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: (空)

備註: (空)

特殊情形: (空)

# 03-5913917 於經濟部產業技術司–可移轉技術資料集 - 3

序號	675
產出年度	93
技術名稱-中文	MRAM 元件製程技術
執行單位	工研院電子所
產出單位	(空)
計畫名稱	奈米電子關鍵技術四年計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	磁電阻式隨機存取記憶體(Magnetoresistive Random Access Memory)是擁有高讀寫速度、高集積度、高耐久性、低耗電及抗輻射等多項優點之非揮發記憶體，本所採用磁性穿隧接面(Magnetic Tunneling Junction)元件作為MRAM記憶體之核心，所呈現獨特的磁阻特性，具有與傳統CMOS製程與週邊電路最高的相容性，是未來繼Flash、SRAM、DRAM之後脫穎而出之終極記憶體(Ultimate Memory)。
技術現況敘述-英文	(空)
技術規格	本技術包括磁性非揮發記憶體相關技術之研發，可使用於系統記憶體，具高密度(可達6-8F2)、高速度 (both read and write1015) 、省電(operation current
技術成熟度	實驗室階段
可應用範圍	傳統Flash、SRAM、DRAM所應用的範圍，如Desktop PC、Laptop PC、PDA、手機、隨身碟、數位相機、讀卡機等等。
潛力預估	MRAM可應於可攜式消費性電子或資訊產品，是繼Flash、DRAM、SRAM之後，最令人注目的新記憶體，成長空間極大。
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1343
所須軟硬體設備	具記憶體元件開發能力之半導體廠
需具備之專業人才	CMOS製程技術記憶體相關元件之設計、製造能力。

序號: 675

產出年度: 93

技術名稱-中文: MRAM 元件製程技術

執行單位: 工研院電子所

產出單位: (空)

計畫名稱: 奈米電子關鍵技術四年計畫

領域: (空)

已申請專利之國家: (空)

已獲得專利之國家: (空)

技術現況敘述-中文: 磁電阻式隨機存取記憶體(Magnetoresistive Random Access Memory)是擁有高讀寫速度、高集積度、高耐久性、低耗電及抗輻射等多項優點之非揮發記憶體，本所採用磁性穿隧接面(Magnetic Tunneling Junction)元件作為MRAM記憶體之核心，所呈現獨特的磁阻特性，具有與傳統CMOS製程與週邊電路最高的相容性，是未來繼Flash、SRAM、DRAM之後脫穎而出之終極記憶體(Ultimate Memory)。

技術現況敘述-英文: (空)

技術規格: 本技術包括磁性非揮發記憶體相關技術之研發，可使用於系統記憶體，具高密度(可達6-8F2)、高速度 (both read and write1015) 、省電(operation current

技術成熟度: 實驗室階段

可應用範圍: 傳統Flash、SRAM、DRAM所應用的範圍，如Desktop PC、Laptop PC、PDA、手機、隨身碟、數位相機、讀卡機等等。

潛力預估: MRAM可應於可攜式消費性電子或資訊產品，是繼Flash、DRAM、SRAM之後，最令人注目的新記憶體，成長空間極大。

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: http://itrijs.itri.org.tw/main/show.jsp?idx=1343

所須軟硬體設備: 具記憶體元件開發能力之半導體廠

需具備之專業人才: CMOS製程技術記憶體相關元件之設計、製造能力。

# 03-5913917 於經濟部產業技術司–可移轉技術資料集 - 4

序號	677
產出年度	93
技術名稱-中文	相變化薄膜製程技術
執行單位	工研院電子所
產出單位	(空)
計畫名稱	工研院通訊與光電領域環境建構計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	相變化記憶體(Phase Change Memory)是擁有高讀寫速度、高集積度、高耐久性、低耗電及抗輻射等多項優點之非揮發記憶體，本所採用相變化薄膜作為相變化記憶體之核心，本技術具有與傳統CMOS製程與週邊電路最高的相容性，是未來繼Flash、SRAM、DRAM之後極有潛力的下世代記憶體。
技術現況敘述-英文	(空)
技術規格	薄膜阻值變化率>102 2.相變化時間
技術成熟度	實驗室階段
可應用範圍	傳統Flash、SRAM、DRAM所應用的範圍，如Desktop PC、Laptop PC、PDA、手機、隨身碟、數位相機、讀卡機等等
潛力預估	相變化記憶體可應於可攜式消費性電子或資訊產品，可切入既有的 DRAM、SRAM與Flash市場。
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1441
所須軟硬體設備	具備相變化薄膜成長設備與蝕刻設備
需具備之專業人才	CMOS製程技術記憶體相關元件之設計、製造能力

序號: 677

產出年度: 93

技術名稱-中文: 相變化薄膜製程技術

執行單位: 工研院電子所

產出單位: (空)

計畫名稱: 工研院通訊與光電領域環境建構計畫

領域: (空)

已申請專利之國家: (空)

已獲得專利之國家: (空)

技術現況敘述-中文: 相變化記憶體(Phase Change Memory)是擁有高讀寫速度、高集積度、高耐久性、低耗電及抗輻射等多項優點之非揮發記憶體，本所採用相變化薄膜作為相變化記憶體之核心，本技術具有與傳統CMOS製程與週邊電路最高的相容性，是未來繼Flash、SRAM、DRAM之後極有潛力的下世代記憶體。

技術現況敘述-英文: (空)

技術規格: 薄膜阻值變化率>102 2.相變化時間

技術成熟度: 實驗室階段

可應用範圍: 傳統Flash、SRAM、DRAM所應用的範圍，如Desktop PC、Laptop PC、PDA、手機、隨身碟、數位相機、讀卡機等等

潛力預估: 相變化記憶體可應於可攜式消費性電子或資訊產品，可切入既有的 DRAM、SRAM與Flash市場。

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: http://itrijs.itri.org.tw/main/show.jsp?idx=1441

所須軟硬體設備: 具備相變化薄膜成長設備與蝕刻設備

需具備之專業人才: CMOS製程技術記憶體相關元件之設計、製造能力

# 03-5913917 於經濟部產業技術司–可移轉技術資料集 - 5

序號	678
產出年度	93
技術名稱-中文	高介電值閘極介電物技術
執行單位	工研院院本部
產出單位	(空)
計畫名稱	工研院創新前瞻技術研究計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	開發high-k (k>20)閘極介電層之薄膜材料與製程整合技術以符65nm CMOS technology node 及以下元件之需要
技術現況敘述-英文	(空)
技術規格	高介電常數:k>20，等效厚度小於1.4奈米，漏電流小於氧化矽3個數量級
技術成熟度	雛型
可應用範圍	矽半導體之互補式金氧半製程所製作之logic or memory chi
潛力預估	本技術是與應變電子具潛力的CMOS前瞻技術
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1833
所須軟硬體設備	具記憶體或foundry能力之半導體廠
需具備之專業人才	CMOS製程技術相關元件之設計、製造能力

序號: 678

產出年度: 93

技術名稱-中文: 高介電值閘極介電物技術

執行單位: 工研院院本部

產出單位: (空)

計畫名稱: 工研院創新前瞻技術研究計畫

領域: (空)

已申請專利之國家: (空)

已獲得專利之國家: (空)

技術現況敘述-中文: 開發high-k (k>20)閘極介電層之薄膜材料與製程整合技術以符65nm CMOS technology node 及以下元件之需要

技術現況敘述-英文: (空)

技術規格: 高介電常數:k>20，等效厚度小於1.4奈米，漏電流小於氧化矽3個數量級

技術成熟度: 雛型

可應用範圍: 矽半導體之互補式金氧半製程所製作之logic or memory chi

潛力預估: 本技術是與應變電子具潛力的CMOS前瞻技術

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: http://itrijs.itri.org.tw/main/show.jsp?idx=1833

所須軟硬體設備: 具記憶體或foundry能力之半導體廠

需具備之專業人才: CMOS製程技術相關元件之設計、製造能力

# 03-5913917 於經濟部產業技術司–可移轉技術資料集 - 6

序號	679
產出年度	93
技術名稱-中文	相變化記憶體元件與製程技術
執行單位	工研院院本部
產出單位	(空)
計畫名稱	工研院創新前瞻技術研究計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	相變化記憶體(Ovonic Unified Memory, OUM)具有非揮發性、高讀取訊號、高密度、高寫擦速度與次數以及低工作電流/功率的特質，是相當有潛力的非揮發性記憶體。本所的相變化記憶體元件製程技術，除了開發記憶胞的關鍵製程模組外，更具有與傳統CMOS製程之良好相容性。
技術現況敘述-英文	(空)
技術規格	提升相變化薄膜與電極之間的附著力達到 40Mpa、設計縮減記憶胞之電極接觸面積小於 8750nm2。
技術成熟度	雛型
可應用範圍	傳統Flash、SRAM、DRAM所應用的範圍，如Desktop PC、Laptop PC、PDA、手機、隨身碟、數位相機、讀卡機等等
潛力預估	OUM是未來可取代Flash之新興記憶體，最令人注目的新記憶體，成長空間極大
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1836
所須軟硬體設備	具記憶體元件開發能力之半導體廠
需具備之專業人才	CMOS製程技術記憶體相關元件之設計、製造能力

序號: 679

產出年度: 93

技術名稱-中文: 相變化記憶體元件與製程技術

執行單位: 工研院院本部

產出單位: (空)

計畫名稱: 工研院創新前瞻技術研究計畫

領域: (空)

已申請專利之國家: (空)

已獲得專利之國家: (空)

技術現況敘述-中文: 相變化記憶體(Ovonic Unified Memory, OUM)具有非揮發性、高讀取訊號、高密度、高寫擦速度與次數以及低工作電流/功率的特質，是相當有潛力的非揮發性記憶體。本所的相變化記憶體元件製程技術，除了開發記憶胞的關鍵製程模組外，更具有與傳統CMOS製程之良好相容性。

技術現況敘述-英文: (空)

技術規格: 提升相變化薄膜與電極之間的附著力達到 40Mpa、設計縮減記憶胞之電極接觸面積小於 8750nm2。

技術成熟度: 雛型

可應用範圍: 傳統Flash、SRAM、DRAM所應用的範圍，如Desktop PC、Laptop PC、PDA、手機、隨身碟、數位相機、讀卡機等等

潛力預估: OUM是未來可取代Flash之新興記憶體，最令人注目的新記憶體，成長空間極大

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: http://itrijs.itri.org.tw/main/show.jsp?idx=1836

所須軟硬體設備: 具記憶體元件開發能力之半導體廠

需具備之專業人才: CMOS製程技術記憶體相關元件之設計、製造能力

# 03-5913917 於經濟部產業技術司–可移轉技術資料集 - 7

序號	680
產出年度	93
技術名稱-中文	應變矽CMOS元件與製程技術
執行單位	工研院院本部
產出單位	(空)
計畫名稱	工研院創新前瞻技術研究計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	在同一世代技術上應變矽CMOS (Strained-Si CMOS)可克服載子移動率劣化的課題，具有提昇性能的特性，主要克服目前技術瓶頸 - 高品質矽鍺虛擬基材的形成技術、全面與局部形變的元件結構設計及製程整合技術，以建立起CMOS製程與元件技術平台，提昇載子移動率和元件效能，使其可應用於高階CMOS SoC產品上。
技術現況敘述-英文	(空)
技術規格	矽鍺虛擬基材製程技術開發 - 膜厚 < 1.0um, 線穿缺陷密度 < 104~5/cm2 載子移動率增效 – 電子 > 60%, 電洞> 60%
技術成熟度	雛型
可應用範圍	高效能CMOS製程技術 - 高階產品, e.g.: CPU, 繪圖晶片
潛力預估	本技術是High-k具潛力的CMOS前瞻技術
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1839
所須軟硬體設備	具CMOS元件開發能力之半導體廠
需具備之專業人才	CMOS製程技術相關元件之設計、製造能力

序號: 680

產出年度: 93

技術名稱-中文: 應變矽CMOS元件與製程技術

執行單位: 工研院院本部

產出單位: (空)

計畫名稱: 工研院創新前瞻技術研究計畫

領域: (空)

已申請專利之國家: (空)

已獲得專利之國家: (空)

技術現況敘述-中文: 在同一世代技術上應變矽CMOS (Strained-Si CMOS)可克服載子移動率劣化的課題，具有提昇性能的特性，主要克服目前技術瓶頸 - 高品質矽鍺虛擬基材的形成技術、全面與局部形變的元件結構設計及製程整合技術，以建立起CMOS製程與元件技術平台，提昇載子移動率和元件效能，使其可應用於高階CMOS SoC產品上。

技術現況敘述-英文: (空)

技術規格: 矽鍺虛擬基材製程技術開發 - 膜厚 < 1.0um, 線穿缺陷密度 < 104~5/cm2 載子移動率增效 – 電子 > 60%, 電洞> 60%

技術成熟度: 雛型

可應用範圍: 高效能CMOS製程技術 - 高階產品, e.g.: CPU, 繪圖晶片

潛力預估: 本技術是High-k具潛力的CMOS前瞻技術

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: http://itrijs.itri.org.tw/main/show.jsp?idx=1839

所須軟硬體設備: 具CMOS元件開發能力之半導體廠

需具備之專業人才: CMOS製程技術相關元件之設計、製造能力

# 03-5913917 於經濟部產業技術司–可移轉技術資料集 - 8

序號	681
產出年度	93
技術名稱-中文	應變矽製程技術
執行單位	工研院院本部
產出單位	(空)
計畫名稱	工研院創新前瞻技術研究計畫
領域	(空)
已申請專利之國家	(空)
已獲得專利之國家	(空)
技術現況敘述-中文	由於在MOS電晶體通道區施予一定大小的應力可增加載子的移動率 (mobility)進而改善元件的輸出特性。本技術利用具離子佈植之氮化矽再搭配晶背高應力層的作用可有效在電晶體通道區產生一定大小的應力進而改善電晶體的特性。
技術現況敘述-英文	(空)
技術規格	具離子佈植之氮化矽薄膜做為應力源之製程技術- 氮化矽膜厚 < 100nm, 佈植元素為一般半導體常用之元素,可與CMOS製程相容
技術成熟度	雛型
可應用範圍	MOS或CMOS製程
潛力預估	本技術是與High-k具潛力的CMOS千瞻技術
聯絡人員	張順賢
電話	03-5913917
傳真	03-5917690
電子信箱	hchang@itri.org.tw
參考網址	http://itrijs.itri.org.tw/main/show.jsp?idx=1841
所須軟硬體設備	具MOS或CMOS製程之半導體廠
需具備之專業人才	CMOS製程技術相關製造能力

序號: 681

產出年度: 93

技術名稱-中文: 應變矽製程技術

執行單位: 工研院院本部

產出單位: (空)

計畫名稱: 工研院創新前瞻技術研究計畫

領域: (空)

已申請專利之國家: (空)

已獲得專利之國家: (空)

技術現況敘述-中文: 由於在MOS電晶體通道區施予一定大小的應力可增加載子的移動率 (mobility)進而改善元件的輸出特性。本技術利用具離子佈植之氮化矽再搭配晶背高應力層的作用可有效在電晶體通道區產生一定大小的應力進而改善電晶體的特性。

技術現況敘述-英文: (空)

技術規格: 具離子佈植之氮化矽薄膜做為應力源之製程技術- 氮化矽膜厚 < 100nm, 佈植元素為一般半導體常用之元素,可與CMOS製程相容

技術成熟度: 雛型

可應用範圍: MOS或CMOS製程

潛力預估: 本技術是與High-k具潛力的CMOS千瞻技術

聯絡人員: 張順賢

電話: 03-5913917

傳真: 03-5917690

電子信箱: hchang@itri.org.tw

參考網址: http://itrijs.itri.org.tw/main/show.jsp?idx=1841

所須軟硬體設備: 具MOS或CMOS製程之半導體廠

需具備之專業人才: CMOS製程技術相關製造能力

[ 搜尋所有 03-5913917 ... ]

與用於40G光通訊用IC及光偵測器的Carbon-doped SiGe/Si HBT製程技同分類的經濟部產業技術司–可移轉技術資料集

無線生理訊號感測模組設計技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 微奈米系統應用技術四年計畫 \| 領域: \| 技術規格: (1) 無線訊號傳輸平台：Antenna Factor: 10dB、Reader: USB/RS-232/LCD Interface、RFID Frequency: 433 MHz / 915MHz、... \| 潛力預估: 據經濟部工業局研究報告指出，估計1992到2002年全球醫療器材複合年成長率為14.83%，台灣醫療保健產業產值成長率更達18.5%，若我們依美國市場推估，則台灣地區居"家"照護市場規模每年約20~3...
厚膜光阻製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 正光阻 : 光阻厚度 ~ 60um, 深寬比~3；負光阻 : 光阻厚度~ 800um, 深寬比~30 \| 潛力預估: 成本低、製程簡單之高深寬比結構。
利用單晶矽之反應性蝕刻與金屬化等製程製作微機電元件	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 結構高度(max.) : > 10 um、寬度 : > 2 um、結構間隙 : > 2 um ；深寬比 > 3 \| 潛力預估: 製程簡單、成本低、一道光罩,CMOS製程相容。
低應力薄膜製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: SIN Film Stress \| 潛力預估: 穩定可量產
矽晶片濕蝕刻精密對準製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: KOH蝕刻參數及精密對準的光罩（error＜0.2度）。 \| 潛力預估: 本製程可提升產品良率，降低生產成本
微氣體感測器	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 微奈米系統應用技術四年計畫 \| 領域: \| 技術規格: 規格Specification：Chip Material 、Silicon、Thick Film Material 、TinOxide、Driving Voltage 、 \| 潛力預估: 應用微機電製程製作氣體感測器
矽晶片蝕穿技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 矽蝕刻深度 > 525um_x000D_；蝕刻率 > 4 um/min_x000D_；蝕刻垂直度 > 89度；深寬比 > 30 \| 潛力預估: 最小蝕穿噴孔20um（比雷射加工50 um要小很多）；深寬比可達20。
矽晶深蝕刻製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: Etching depth: 10~300um_x000D_；Etching rate: 1~3um/mi \| 潛力預估: 微機電系統與元件應用上常需要數百um深或高深寬比結構，本製程技術為其解決方法。
低表面缺陷非晶質矽膜之製作技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院先進製造與系統領域環境建構計畫 \| 領域: \| 技術規格: 製程溫度 : 300°C ；薄膜厚度 >2um \| 潛力預估: 製程簡單、與電路整合性高等優勢成本低。
無鉛製程技術資訊平台建立	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院材料與化工領域環境建構計畫 \| 領域: \| 技術規格: 對於無鉛驗證標準工作之努力可從產業服務、無鉛技術輔導及可靠度驗證說明：無鉛定義(未刻意添加下，材料、鍍層與銲點含鉛量小於0.1wt%，鹵素含量小於900ppm)、產品定點含鉛量檢測(取樣標準與定點定義... \| 潛力預估: 隨著歐盟(EU)通過2006年7月有害物質禁用(RoHS)之指令。此禁令將有效禁止電子類產品中之鉛含量，衝擊之大涵蓋所有使用有鉛銲錫之電子類產品，諸如伺服器與工作站、桌上型電腦，筆記型電腦、主機板、消...
基板內藏元件整合設計與模型庫技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: 工作頻段：2.4GHz；新材料(εr≧38; embedded into BT or other Substrate)與壓合製程驗證；2.4GHz 內藏被動元件的射頻模組為載具之設計量測驗證；內藏... \| 潛力預估: 資訊電子產品的發展，為提昇效能均已朝向數位高速化、類比高頻化發展；另一方面，消費性電子產品亦走向多功能與輕、薄、短、小之趨勢，特別是可攜式無線通訊之電子產品，其硬體元件均需使用為數眾多之被動元件，依據...
射頻內藏被動元件之模型程式庫技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: 1.Specification of Embedded inductor and Embedded capacitor (Frequency 6GHz) _x000D_ITEM Specificati... \| 潛力預估: 基板內藏被動元件，可以取代傳統SMD元件，市場上具有龐大的商業潛力，依據市場知名市調公司PRISMARK預估，西元2006年內藏被動元件需求約佔整體被動元件10%以上，商機需求逐年擴增；且係通訊產品高...
3D基板式堆疊構裝技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: Through-Si方式達成晶片與晶片間之訊號傳遞_x000D_；一步成型式導通孔技術 \| 潛力預估: 藉著3D堆疊構裝的發展，除了能將記憶體在電路板上所佔的面積大幅縮小，提升電子產品縮小化的效率外，更能將原本功能不同的晶片整合在同一構裝模組中，而以最有效益的方式，達到System in Packa...
迴路型熱管散熱技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 電子關鍵性材料與整合模組發展四年計畫 \| 領域: \| 技術規格: 蒸發端區域與冷凝端區域：45×45×3 mm (依據散_x000D_熱需求增大或縮小)；傳輸距離30 cm \| 潛力預估: 以真空硬銲方式接合，外觀與強度符合所需，蒸發端與冷凝端均為平面構造，易與熱源及散熱裝置接合_x000D_與Thermacore產品/Therma-Loop技術同步
無鉛製程技術	執行單位: 工研院電子所 \| 產出年度: 94 \| 產出單位: \| 計畫名稱: 工研院材料與化工領域環境建構計畫 \| 領域: \| 技術規格: 1.材料, 鍍層與銲點含鉛量小於0.1wt%, 鹵素含量_x000D_小於900ppm_x000D_。2.產品定點含鉛量檢測與分析標準 \| 潛力預估: 隨著歐盟(EU)通過2006年7月有害物質禁用(RoHS)之指令。此禁令將有效禁止電子類產品中之鉛含量，衝擊之大涵蓋所有使用有鉛銲錫之電子類產品，諸如伺服器與工作站、主機板、消費性電子產品與通訊、資訊...